



공 학 석 사 학 위 논 문

유연반도체의 분자 배향과 후처리 공정을 통한 고성능 유연인쇄전자 회로 개발 연구



부경대학교 대학원

인쇄공학과

정지윤

공 학 석 사 학 위 논 문

유연반도체의 분자 배향과 후처리 공정을 통한 고성능 유연인쇄전자 회로 개발 연구

지도교수 백 강 준



2019년 8월

부경대학교 대학원

인쇄공학과

정 지 윤

정지윤의 공학석사 학위논문을 인준함.

2019년 8월



목	차
---	---

목차	i
List of Figures	iii
List of Tables	v
Abstract	vi
I. 서 론	. 1
Ⅱ. 이 론	. 3
1. 유연전자 공학 (Soft Electronics)	. 3
2. 인쇄전자 소재 (Printed Electronics Materials)	. 4
가.유기 반도체 재료	. 4
나. 탄소나노튜브 (Carbon Nano Tube)	. 7
3. 인쇄 집적 회로 (Printed Integrated Circuits)	10
가.유기 전계 효과 트랜지스터	10
(1) 유기 전계 효과 트랜지스터의 구조	11
(2) 유기 전계 효과 트랜지스터의 동작원리	13
(3) 유기 전계 효과 트랜지스터의 전기적 특성 평가	15
나. Ambipolar OFET	18
다. CMOS-like ambipolar inverter	20
4. 고성능 유연인쇄전자 회로 제작	22
가.잉크젯 프린팅 (Ink-jet Printing)	22
나.오프-센터 스핀코팅(Off Center Spin Coating)	24
다 바코팅 (Bar Coating)	26
7. 722 0 (Dui Couting)	20

Ш.	실험	및	분석		28	8
----	----	---	----	--	----	---

1. 실험 재료	28
가.고분자 반도체	28
(1) (PFT-100)	28
(2) (DPP-DTT)	28
나.고분자로 wrapping 된 CNT	30
2. 실험 방법	32
가.TFT 기판 제작	32
나.코팅 공정	34
다. Thermal Evaporation Deposition	35
3. 특성 분석	37
가. Atomic Force Microscope (AFM)	37
나. UV-Visible Spectroscopy	38
다. Raman spectroscopy	39
S m	
Ⅳ. 결과 및 고찰	41
1. 고분자 반도체 박막 특성	41
가. Atomic Force Microscope (AFM)	41
나. UV-Visible Spectroscopy	41
2. CNT 반도체의 구조 특성 분석 (Raman)	43
3. 전기적 특성	47
가.고분자 반도체의 분자 배향	.47
나. Ambipolar OFET	52
다. CMOS-like ambipolar inverter	.60
Ⅴ. 결론	64
참고문헌	.67

List of Figures

Figure 1. Organic Semiconductor Materials	. (6)
Figure 2. Semiconductor materials Carbon based	. (6)
Figure 3. Structure of CNT Transistor	. (9)
Figure 4. Structures of organic Field effect Transistor	(13)
Figure 5. Schematic diagram of OFETs and (b) electrical property of OFET's output	curve . (14)
Figure 6. (a) Transfer curve and (b) Output curve of OFETs respectively	(17)
Figure 7. Donor-Acceptor Copolymers	(19)
Figure 8. Operation of CMOS inverter (a) at $V_{in} = 0 \vee and$ (b) $V_{IN} = V_{DD}$ (C) Complementary Metal-oxide-semiconductor(CMOS) inverter	. (21)
Figure 9. Solution-Processed Printing Technologies	(23)
Figure 10. Schematic of (a) spin coating and (b) off-center spin coating	(25)
Figure 11. Schematic of bar coating.	(27)
Figure 12. PCDTFBT (PFT-100)	(29)
Figure 13. PDPP2T-TT (DPP-DTT)	(29)
Figure 14. Chemical structures of the various Polythiophenes investigated	(31)
Figure 15. Manufacturing process of CNT solution wrapped by P3DDT	(31)
Figure 16. Process of photo lithography	(33)
Figure 17. Bottom-Contact glass substrate	(33)
Figure 18. Simple schematic of thermal evaporator	(36)
Figure 19. (a) Schematics of Atomic Force Microscope (AFM) and (b) BRUKER, Icon- PTPLUS	(40)
Figure 20. (a) Principle of ultraviolet visible spectrophotometer and (b) JASCO, V-670	(40)
Figure 21. Raman spectrum of carbon nanotubes	(40)
Figure 22. AFM image of 「PFT-100」 device fabricated by bar coating and off center s coating. (a) spin coating (2000rpm) (b) bar coating (c),(d) and (e) were prepared by off-center spin coating. Respectively 1000rpm , 2000 rpm, 3000 rpm.	pin (42)
Figure 23. UV-visible image of device fabricated by directional bar coating (a) PFT-100 DPPT-TT	(b) (42)
Figure 24. Resonant Raman Spectra of CNT (a) annealing Temperature :100 $^\circ$ (b) annealing Temperature :200 $^\circ$	(45)

Figure 25. FT-IR analysis according to annealing temperature of carbon nanotube	(46)
Figure 26. XPS spectra according to annealing temperature of carbon nanotube	(46)
Figure 27. Transfer curve of an OFET device spin coating-(a),(b) off center spin coating (c) Bar coating–(d),(e)) - (49)
Figure 28. Output curve of an OFET device spin coating-(a),(b) off center spin coating - Bar coating–(d),(e)	-(c) (50)
Figure 29. Change of charge mobility according to (a) bar coating by directional ,(b) off center spin coating by spin speed and (c) coating method	(51)
Figure 30. CNT TFT Characteristics : Transfer plots depending on coating spin coating - (a),(b) (c),(d) – off center spin coating	(53)
Figure 31. AFM image of 「CNT」 device fabricated by off center spin coating	(54)
Figure 32. Before and After Annealing of Carbon Nanotube Semiconductors	(54)
Figure 33. CNT TFT Characteristics : Transfer plots depending on thermal annealing temperature from 100 to 250 C (a),(b) - 100° (c),(d) - 150°	(55)
Figure 34. CNT TFT Characteristics : Transfer plots depending on thermal annealing temperature from 100 to 250 C (a),(b) - 200° (c),(d) - 250°	(56)
Figure 35. CNT TFT Characteristics : Output plots depending on thermal annealing temperature from 100 to 250 C (a),(b) - 100° C (c),(d) - 150° C	(57)
Figure 36. CNT TFT Characteristics : Output plots depending on thermal annealing temperature from 100 to 250 C (a),(b) - 200° C (c),(d) - 250° C	(58)
Figure 37. CNT TFT Characteristics : Change of charge mobility according to annealing temperature	(59)
Figure 38. Cmos-like inverter glass substrate	(61)
Figure 39. Schematic configuration of corresponding CMOS-like inverter circuit	(61)
Figure 40. Electrical characteristics of CMOS-like Inverter based on CNT (a),(c),(d) - Volt transfer curves depending on thermal annealing temperature from 150 to 250°C (a)- 150° C,(c)- 200° C,(d)- 250° C and (b),(d),(f) corresponding gains at various supplied bias	tage
(Vdd)	(62)

List of Tables

Table 1. Comparison of semiconductor coating method and OTFT device characteristics (51)

Fable 2. The performance of CNT based OTFTs as coating method		(53	3)
---	--	-----	----



A study of molecular orientation of organic semiconductors for highperformance flexible and printed electronic circuits

Ji Yun Jung

Dept. of Graphic Arts Engineering, Graduate school,

Pukyong National University

Abstract

Printed and flexible electronics based on soluble conjugated organic molecules have drawn tremendous interest as a new paradigm for the fabrication of large-area and low-cost optoelectronics and electronics applications. Those polymers should be preferably aligned in the perpendicular direction through the active channel of organic field-effect transistors (OFETs). Morphological control and structural ordering of the conjugated polymers via large area printing method is an important issue in order to achieve high performance OFETs and its electronic circuitry. In this study, we report various directional printing methods (off-centered spin-coating, dip-coating, and bar-coating) for preferable arrangement of conjugated polymers, such as high mobility PCDTFBT and DPPT-TT. Those polymer OFETs showed high charge carrier mobilities as high as 11 cm²V⁻¹s⁻¹ and balanced ambipolar charge transport behavior in the top-gated OFET structure with polymer dielectrics. This remarkable enhancement is mostly attributed to improved arrangement and ordering of polymer chains through the active channel and better uniformity of OFET parameters is also obtained by this large-area printing techniques. Moreover, high-k fluorinated polymer dielectrics significantly contribute to increase high charge carrier density under low voltage conditions. Finally, higher mobilities and well-balanced P-channel and N-channel characteristics in comparison to conventional coating methods was successfully applied to develop complementary-like printed circuits, it is expected to be realize high performance flexible and wearable electronic devices via costeffective simple printing methods.

I. 서 론

최근 국내에는 폴더블 디스플레이를 탑재한 스마트폰 및 TV 등 다양한 유연전자 기기가 상용화 되기 시작하면서 이에 따른 대중들의 관심 또한 커지고 있다 . 이러한 관심은 플렉서블 기기를 넘어서 웨어러블 및 스트레쳐블 기기와 같이 다양한 영역에서 필요한 까다로운 기계적 구조적 특성을 만족시킬 수 있는 인쇄전자기술과 관련된 연구 개발로 이어지고 있다. [1-2]

인쇄전자는 친환경적이면서 대면적 디바이스 구현이 가능하고 플라스틱 기판 등에 제작이 가능하여 현재 진행중인 다양한 분야에 기반이 되는 기술을 실현하는데 핵심 분야이다. 대표적으로 인쇄공정 방식에는 롤투롤 공정, 그라비어, 잉크젯, 바 코팅 등의 공정이 있다. 또한 이와 함께 인쇄전자기술에 호환이 가능한 유기물 반도체 및 탄소나노튜브 반도체 등 소재개발에 관한 연구도 활발히 진행중이다.

유기물 반도체 재료의 경우 유연하며 낮은 공정비용과 분자구조를 제어를 통하여 광/전자적 특성 제어가 용이하다는 것 등 다양한 강점으로 인쇄전자기술 적용에 적합한 소재로 인식되고 있다. [3] 하지만 유기물 반도체의 경우 실리콘 반도체와 비교하여 낮은 전하이동도와 구동 불안정성으로 인한 제약을 가지고 있다. [7]

유기물 반도체를 유연 인쇄전자 회로에 적용시키기 위해서는 유기물 반도체가 가지는 낮은 전하이동 특성을 보완 하기 위한 지속적인 연구가 필요하다. [4-5]

지금까지 유기물 반도체의 전하 특성을 보완하기 위한 연구로는 인쇄공정이 가능한 탄소기반의 반도체 재료의 사용 및 유기물과 무기물의 Hybrid 재료를 이용하여 유기 전계 효과 트랜지스터를 제작하는 연구들이 보고 되어지고 있다.

본 연구에서는 높은 이동도 구현이 가능한 유연전자 회로 제작을 위하여 오프센터 스핀코팅 및 바코팅을 이용, 방향성을 부여한 코팅방법을 적용하여 고분자반도체의 분자 배향을 통해 박막을 형성한 후 전기적 특성을 분석 하였다. 또한 높은 유전율을 가지는 절연체 소재를 이용하여 절연층을 제작함으로써 유기물 반도체의 낮은 전하 특성을 보완하였다.[8] 최종적으로 이러한 코팅 방법은 유기반도체의 높은 결정성과 균일성 및 좋은 모폴로지 특성을 부여하며 기존의 코팅 방법과 비교하여 두 세배 가량 높은 전기적 특성을 나타 내었다.



Ⅱ. 이론

1. 유연 전자공학 (Soft Electronics)

유연 전자공학의 발전은 유기 발광다이오드(organic light-emitting diodes)를 시작으로 하여 유기 트랜지스터(organic field-effect transistors) 및 유기 태양전지(organic photoboltanics) 등 다양한 영역에서 지속적인 관심속에 이루어 져 왔다.[6] 특히 앞서 언급했듯이 최근 유연전자기기의 출시로 유연전자에 대한 대중들의 이목을 끌고 있으며 그에 따라 전자 소자 및 회로에 유연한 성질을 부여하는 연구들이 눈에 띄게 보고되고 있다. 또한 이는 유기반도체의 소재개발과 그에 따른 분자구조 제어 및 설계를 통한 고성능 유연전자 회로 제작 및 인쇄 기반 공정기술 개발을 위한 폭 넓은 연구활동으로 이어지고 있다. 유연전자 소자는 기존의 실리콘 공정 기반의 딱딱한(Rigid electronics) 기판에 소자를 제작하는것과 달리 PI 및 PET 와 같은 유연한 기판에 제작이 가능하기 때문에 웨어러블 및 플렉시블 디바이스 용으로 적합하다. 이는 더 나아가 늘어나는 기판에서도 작동이 가능한 신축성(strechable) 전자소자의 개발로 이어지고 있다. 신축성 소자의 경우 늘어나는 기판상에 제작하여 기판이 늘어나거나 줄어들어도 작동이 가능하여 사물인터넷(IOT), AI(인공지능), 전자피부 등 플렉시블 응용분야를 넘어 더 넓은 분야에서 활용이 가능하다. 하지만 이러한 신축성 소자를 구현하기 위해서는 스트레처블한 기판 기술이 선행되어져야 한다. 또한 유연기판에 사용될 수 있는 소재의 개발도 필수적이다.

본 논문에서는 웨어러블/플렉시블 소자 제작을 위하여 유연하면서 신축성을 가지고 있는 유기물 및 탄소나노튜브 등 다양한 소재를 사용하여 고성능의 유기 트랜지스터를 제작하는 연구를 진행하였다.

-3-

2. 인쇄전자 소재 (Printed Electronics Materials)

인쇄 기술을 통하여 제작되는 반도체 잉크재료는 이동도나 문턱전압과 같은 소자의 성능에 가장 중요한 영향을 미치기 때문에 현재 활발하게 연구가 진행되고 있다. 반도체 잉크재료는 크게 유기물기반과 무기물 기반의 잉크재료로 나뉠 수 있다. 이들 각각은 전하의 물리적 특성 및 얻을 수 있는 전하의 성능이 각기 다르며 이에 따라 응용하고자 하는 분야도 차이를 가지고 있다.

가. Organic Semiconductors

인쇄공정에 적용이 가능한 유기물 반도체 재료는 분자량에 따라 고분자와 저분자 재료로 분류 될 수 있다. 저분자 재료의 경우 고분자 재료와 비교하여 10배 이상의 높은 성능을 가지고 있으며 종류 또한 많다.[9] 하지만 저분자 재료를 사용할 경우 진공 증착 공정을 사용하기 때문에 인쇄전자가 가지는 저비용 프로세스의 궁극적 목표에 어긋난다고 할 수 있다. 그렇기 때문에 다양한 고분자 재료의 개발은 필수 적이라고 할 수 있다. 다음의 Figure 1 에서는 대표적인 유기물 반도체 잉크재로로 단분자형과 고분자형 유기 반도체재료를 나타내었다. Figure 2 에서는 유기물 반도체와 유사한 탄소기반의 CNT 와 graphene 구조를 나타내었다. 유기 반도체의 경우 단일 결합과 이중결합이 번갈아 나타나는 파이 공액 구조를 가지고 있다. [5]

차세대 반도체 소자는 저전압 구동이 가능하면서 소프트한 성질을 가져야 한다. 반면에 대부분의 고분자 반도체 재료는 60V 이상의 높은 구동전압을 가지고 있기 때문에 낮은 작동전압을 가지는 고분자 반도체의 소재 개발이 이루어져야 한다. 이에 대한 대안으로 앞서 언급한 높은 기계적 물성과 뛰어난 전기적 특성을 가지는 CNT 를 반도체 층으로 코팅하거나, 고유전율의 절연체 사용 및 절연체 두께를 감소 시키는

-4-

방법으로 저전압의 유기 고분자 반도체 소자를 구현할 수 있다.[24] 최근에는 Donor(D)acceptor(A) type 의 고분자의 경우 알려진 바 최대 1~10 이상의 높은 이동도가 보고 되었고 이는 비정질 실리콘 보다 훨씬 높은 이동도를 가진다.[10]





Figure 2. semiconductor materials Carbon based

나. Carbon Nanotube (CNT)

유기반도체 재료와 유사한 탄소기반의 반도체 재료에는 그래핀과 탄소나노튜브(CNT)가 있다. 그래핀은 흑연(graphite)의 한 층을 추출한 것이며 탄소나노튜브는 이러한 흑연을 한층 혹은 여러 층을 둥글게 만 원통형의 구조를 가지고 있다. 이때 그래핀의 나선형의 정도에 따라 전자구조의 차이가 발생한다. 즉 금속(metallic) 또는 반도체(semiconductor)의 전자구조를 가지게 된다. 이들은 직경에 따라서 에너지 밴드갭이 달라지며 직경이 큰 경우 밴드갭이 작고 직경이 작을 경우 큰 밴드갭을 가진다. 그래핀의 경우에는 밴드갭이 이 에 가까워 대부분 금속성의 특징을 가지고 있다. 이에 반도체 분야에서는 탄소나노튜브를 이용한 전계효과 트랜지스터가 일반적이다. 다음 Figure 3는 탄소나노튜브를 적용한 트랜지스터의 구조이다.

탄소나노튜브 전계효과 트랜지스터는 1998 년 처음 시연 된 이후에 지금까지 연구가 이루어 지고 있으며 OFET, OLED, 태양전지 및 2 차전지 등 다양한 전자 분야에 응용 되고 있다. 탄소나노튜브의 경우 앞서 언급했듯이 금속 혹은 반도체의 전자 구조를 가진다. 이때 탄소나노튜브 트랜지스터를 제작 하기 위해서는 반도체성만 가지는 나노 튜브의 분리가 필수적이다. 수 십억 개의 트랜지스터를 필요로 하는 고성능의 로직 어플리케이션의 경우 금속성 탄소나노튜브는 0.0001% 미만을 가져야 한다. 하지만 모든 탄소나노튜브의 경우 금속(metallic)이 33% 포함되어 있기 때문에 순수하게 반도체성 탄소나노튜브만을 분리해내는 것은 굉장히 어렵다. 또한 탄소나노튜브는 수 마이크로미터로 굉장히 작은 네트워크 구조를 하고 있다. 그렇기 때문에 소자의 면적 당 CNT 의 밀도를 높이는 것도 매우 중요하며, CNT 네트워크 피치(Pitch) 가 일정하게 배열되는 것 또한 중요하다. 이에 분자 배향을 유도하는 오프센터 스핀 코팅 공정 방법을 이용하여 CNT 반도체 층을 형성 해 주었다.

-7-

즉 순수한 반도체성 분리와 조밀한 CNT 네트워크를 형성하는 것이 차세대 CNT 트랜지스터가 가야할 궁극적인 방향이다.

본 논문에서는 반도체 탄소나노튜브의 분리를 위한 밀도차를 이용한 방법, DNA 를 이용한 방법, 화학적 기능화를 통한 방법 등 다양한 방법 중에서도 고압의 일산화 탄소 공정을 사용하여 합성된 Hipco CNT 를 구매하여 선택적으로 반도체성 CNT 만을 감싸는 고분자를 이용, 반도체 탄소나노튜브를 분리하는 방법으로 용액을 제조하였다. 그 이후에 고성능의 탄소나노튜브 트랜지스터를 제작하였다. [25]





3. 인쇄 집적 회로(Printed Integrated Circuits)

가. Field-Effect Transistor (전계 효과 트랜지스터)

트랜지스터는 회로를 열거나 닫는 스위치 및 신호를 증폭시키는 역할을 하는 반도체 재료로 구성된 전자 소자다. 트랜지스터의 대표적인 형태에는 바이폴라 접합 트랜지스터 (Bipolar Junction Transistors; BJT) 와 전계효과 트랜지스터 (Field-effect Transistors; FET) 가 있다. 바이폴라 접합 트랜지스터의 경우 두 개의 PN 접합을 갖는 형태로 다른 회로 소자와 결합하여 전류와 전압을 증폭시키는 역할을 하며, N-type 및 p-type 으로 도핑되어진 세개의 반도체 영역과 이들에 의해 형성된 두개의 PN 접합으로 구성된다. [11] 그 외 본 논문에서 연구되고 있는 전계 효과 트랜지스터의 경우 MOSFET (metal-Oxide-semiconductor field-effect transistor), JFET (junction Field-effect transisotrs) 및 MESFET(metal-semiconductor-field-effect transistor) 세가지로 분류될 수 있다. 그 중에 대표적인 MOSFET 는 산화물 층 (sio,) 에 의해 PN 접합의 사용 없이 게이트에 전압을 조절하여 반도체와 절연체 사이에 채널이 형성되어 전하가 흐르게 된다. 유기전계 효과 트랜지스터는 MOSFET 와 구동원리가 비슷하며 결정질의 si 를 반도체로 사용 하는것과는 달리 유기물로 이루어진 반도체막에 전하가 지나간다. 유기 전계효과 트랜지스터는 금속 산화물 반도체 (MOSFET) 보다 낮은 전기적 특성을 가지지만 인쇄전자 기술에 적용이 가능하여 친환경적이면서 저비용 공정이 가능하다는 장점으로 차세대 유연하면서 스트레쳐블한 전자기기를 구현할 수 있다는 가능성을

본 논문에서는 유기전계 효과 트랜지스터(Organic Field Effect Transistor)를 제작하여 전기적 특성을 분석 하였다.

가지고 있다.

-2-

가. Field-Effect Transistor (전계 효과 트랜지스터)

(1) 유기전계 효과 트랜지스터의 구조

유기 전계 효과 트랜지스터(OFET)는 기판(substrate) 위에 유기물로 이루어진 반도체 층 및 절연체층과 소스(source), 드레인(drain), 게이트(gate) 3 개의 전극으로 이루어져 있다. 이러한 구성요소들은 배치에 따라 4가지 구조를 가지며 이러한 구조는 OFET 소자의 성능에 영향을 미친다. 다음은 OFET의 4가지 구조 이다. (Figure 4)

각각의 구조는 소스와 드레인 전극과 게이트 사이에 활성층이 있는 경우 Staggered 구조라 하며 그렇지 않은 구조를 Coplanar 구조라 한다. 이 두가지 구조는 Top gate 구조로 활성층 위에 절연체층을 형성하고 있어 반도체층이 외부환경에 직접적으로 노출되지 않아 환경에 의한 소자 성능의 저하가 적다. 그 외 Bottom gate (하부 게이트) 구조를 가지는 경우는 각각의 구조 앞에 Inverted 를 붙여 명명한다.

이러한 구조는 앞서 언급했듯이 소자의 성능에 영향을 미치며 각기 다른 장단점을 가지고 있기 때문에 구조의 선택이 중요하다. 본 논문에서는 반도체층을 절연체층으로 보호하고 다른 구조보다 접촉저항이 낮으며 전하 주입공간이 넓은 Top gate bottom contact 의 Staggered 의 구조로 유기 전계효과 트랜지스터를 제작하였다.



Figure 4. Structures of Organic Field Effect Transistor

가. Field-Effect Transistor (전계 효과 트랜지스터)

(2) 유기전계 효과 트랜지스터의 동작원리

유기 전계 효과 트랜지스터는 캐리어가 생성되는 것이 아닌 소스전극으로부터 전하 주입을 통한 채널(반전층) 이 형성되어 전하 공급이 이루어지는 MOSFET 와 구동원리가 비슷하다. 다만 따로 반전층을 형성하지 않는 점이 다르며 트랜지스터 성능의 핵심 소재인 반도체 재료로 유기물이 사용된다는 점이다.

유기 전계 효과 트랜지스터는 소스 드레인 및 게이트 3 개의 전국에 전압을 조절 함으로써 전류의 흐름을 제어한다. 게이트 전국에 전압이 가해짐에 따라 전계가 형성되며, 형성된 전계로 유도된 전하가 이동한다. 다음 Figure 5 는 구동 메커니즘을 보여준다. 이 때 P-type 반도체에서는 다수 캐리어인 정공이 N-type 반도체는 전자가 다수 캐리어가 되어 채널을 형성한다. 이 때 문턱전압(Vth) 보다 낮은 게이트 전압(Vg)을 인가하게 되면 공핍영역(Depletion layer)이 형성, 전류가 흐리지 않다가 문턱전압보다 높은 게이트 전압을 인가하게 되면 채널이 형성되기 시작한다. 이후에 드레인 전압 (Vd)을 인가 하게 되면 전류는 드레인 전압에 비례하여 선형적으로 증가하고 이 구간을 선형 구간(linear region) 이라 한다. 그 후에 드레인 전압을 계속 증가시키면 게이트 전압에서의 문턱전압의 차이와 드레인 전압이 같아지게 되면서 전류 값이 포화 되기 시작하고 드레인 전압과는 관계없이 전류가 일정하게 일어나는데 이를 포화 영역(saturation region)이라 한다. 따라서 게이트 전압을 조절, 전류가 흐르지 않는 Off 상태와 흐르는 ON 상태를 조절 할 수 있게 되며 이는 트랜지스터의 스위치 역할을 수행하게 된다.

-5-



Figure 5. (a)Schematic diagram of OFETs and (b) electrical property of OFET's output curve

가. Field-Effect Transistor (전계 효과 트랜지스터)

(3) 유기전계 효과 트랜지스터의 전기적 특성 평가

유기 전계 효과 트랜지스터의 소자 성능을 평가하는 매개 변수에는 전하 이동도(Carrier-mobility), 점멸비(on/off ratio), 문턱전압, SS(subthreshold swing) 등 의 특성 파라미터가 있다.

전기적 특성을 보여주는 그래프에는 Output curve 와 Transfer curve 가 있으며 각각의 그래프는 게이트 전압의 고정 또는 소스 드레인 전압을 고정하고 그 외의 전압들을 조절하여 측정된 그래프이다. 위의 특성 값은 소스 드레인 전압을 고정하고 게이트 전압을 조절하는 Transfer curve 그래프에서 도출 할 수 있다. 각각의 그래프는 Figure 6 나타난다.

고성능의 유기 전계 효과 트랜지스터가 갖춰야 할 특성에는 높은 전하 이동도와 최소 10⁴ ~ 이상의 점멸비를 가져야 하며 낮은 문턱전압 및 SS 값을 가져야 좋은 특성의 트랜지스터라 할 수 있다.

점멸비는 포화영역에서의 드레인 전류의 ON 과 OFF 상태의 최대 비율을 측정 한 것이며 제대로 된 스위치 역할을 하기 위해서는 앞서 말한 10⁴ 이상의 점멸비를 가져야 한다. 또한 낮은 공급전압에서 구동되는 것은 중요한데 이는 전력소모를 크게 줄일 수 있고 배터리 구동 시간을 늘릴 수 있기 때문이다. 그러므로 낮은 문턱전압은 고성능 기기에 필수적이다. 이를 위한 방법에는 소자의 접촉저항을 줄이거나 두께가 얇고 높은 유전율을 가지는 절연체로 제작하여 문턱전압을 조절할 수 있다. SS (subthreshold swing) 값은 전류량이 10 배 증가하는데 필요한 전압의 값으로 트랜지스터의 스위칭 속도와 관련된 파라미터이다. 이러한 값들은 앞서 언급한 Transfer curve 에서 얻을 수 있으며 선형구간과 전류가 증가하지 않는 포화구간에서 드레인 전류 값은 다음과 같은 식으로 나타난다.

$$I_{D} = \frac{W \ \mu C}{2L} \left(V_{G} - V_{T} - \frac{V_{D}}{2} \right) V_{D} (\text{linear region})$$
$$I_{D} = \frac{W \ \mu C}{2L} (V_{G} - V_{T})^{2} V_{D} (\text{saturation region})$$

Id 는 드레인 전류, W 는 채널의 폭 μ 는 전하 이동도 C 는 게이트 절연체의 정전용량 Vg 는 게이트 전압이며, Vth 는 문턱전압 그리고 Vd 는 드레인 전압이다. 이러한 식을 이용하여 앞서 언급한 파라미터들의 전기적 특성을 구할 수 있다. 전하이동도는 위의 식을 변형하여 아래와 같은 식으로 나타날 수 있다.

$$\mu = \frac{2L}{W C} (slope)^2$$

위의 식은 Slope 는 그래프의 기울기로 전하이동도를 결정하는데 중요한 요소이다. 다음은 앞서 언급한 SS 값의 식을 나타낸 것이다.

$$SS = \frac{\partial [V_G]}{\partial [\log_{10} I_D]}$$



Figure 6. (a) Transfer curve and (b) Output curve of OFETs respectively

나. Ambipolar OFET

대부분의 유기전계효과 트랜지스터 (OFET)는 정공을 다수 캐리어로 하는 P-type 거동을 보인다. N-type 의 경우 낮은 LUMO level 과 환원 전위로 인해 공기 안전성이 낮고 높은 전하 주입 장벽으로 인해 높은 전하 이동도를 구현하기는 어렵다. [12-13] 또한 N-type 의 유기물 반도체 재료도 P-type 반도체 재료의 종류보다 훨씬 적으며 이루어진 연구 또한 적다. 하지만 고성능의 전자 회로 제작을 위해서는 N-type 과 Ptype 의 성능을 동시에 가지는 Ambipolar 반도체 소자를 제작 하여야 한다. 이를 위해 Unipolar 반도체에 도펀트를 첨가 하는 방법이 있으나 도펀트와 반도체 사이의 적절한 일함수와 밴드갭의 차이를 가지는 도펀트 물질을 찾아야 하는 점과 P-type 과 Ntype 의 균등한 성능을 얻기가 어렵다는 점에서 Ambipolar 성능을 구현하기 어렵다. 이에 최근에는 Donor 와 Acceptor 구조가 번갈아 존재하는 D-A copolymer 를 이용하여 전자와 정공 두 캐리어를 이동시켜 Ambipolar 반도체 특성을 보여 주고 있다. 다음 Figure 7는 D-A copolymer 구조를 보여준다.

본 논문에서는 도너 억셉터 구조의 반도체와 높은 전기적 화학적 특성을 가지며 Ambipolar 특성이 나타나는 CNT 반도체를 활성층으로 이용하여 전기적 특성 변화를 연구 하였다.



Figure 7. Donor-Acceptor Copolymers

다.CMOS-like Ambipolar Inverter

CMOS (complementary metal-Oxide-Semiconductor)는 실리콘을 기반으로 한 상보성 금속 산화막 반도체를 의미한다. 이러한 CMOS 소자는 각각 직렬로 구성된 nMOSFET 와 pMOSFET 의 두가지 특성을 가지는 트랜지스터를 이용하여 온 오프 동작을 통해 논리 연산을 수행하는 집적회로이다. 본 논문에서는 양극성을 가지는 반도체를 사용, 트랜지스터를 제작하여 실리콘 기반의 CMOS 와는 달리 단순한 코팅 공정을 이용하여 제작 하였다. [14-15]

CMOS 가 주로 쓰이는 기능은 인버터로 PMOS 의 경우 풀 업 네트워크 구조를 가지며 소스가 공급전압 Vdd 에 연결되고 NMOS 는 풀 다운 네트워크 구조로 NMOS 의 소스는 GND 에 연결되어 출력 스윙 결과를 나타낸다. 여기서 Vdd 또는 0 을 출력하기 위하여 Figure 8 과 같은 CMOS 인버터 구조를 가진다. 이때 P-type 트랜지스터가 turn-on 이 되면 N-type 트랜지스터는 turn-off 가 되 서로 반전된 형태로 신호가 출력 되어 인버터의 기능을 수행한다. 이러한 고성능의 CMOS-like inverter 를 구현하기 위해서는 Ambipolar 특성을 가지는 반도체 소자를 집적 할 필요가 있다. 여기서는 고성능의 CNT 반도체를 이용하여 CMOS like 인버터를 제작하였다.

CMOS 의 경우 Gate 로 전류가 흐르지 않아 누설 전류가 작기 때문에 소비 전력이 작다는 장점이 있으며 현재 반도체 집적회로의 핵심 기술로 다양한 메모리 및 마이크로프로세서 등의 디지털 회로 제작에 사용되고 있다. CMOS-like inverter 제작은 유연 인쇄 회로를 제작하기 위해서도 필수적인 기술이다.

-20-





4. 고성능의 유연인쇄 회로 제작

유연인쇄 회로 제작을 위해 사용되는 인쇄전자 공정의 코팅 기술에는 그리비어 옵셋 ,바 코팅, 잉크젯, 딥 코팅, 스프레이 코팅 및 오프센터 스핀 코팅 등 다양한 기술이 있다. 이러한 다양한 인쇄 공정 기술을 이용하여 고성능의 유연 인쇄 전자의 소자 제작이 가능하다.

가. 잉크젯 프린팅 (Inkjet pirnting)

잉크젯 프린팅 공정은 원하는 패턴을 형성 할 수 있으며 인쇄 전자 기술에 적용 될 수 있는 프린팅 공정이다. 이러한 잉크젯 기술은 적합한 잉크와 공정 기술의 개발을 필요로 한다. 아직은 많이 미흡하지만 꾸준한 개발이 이루어 지고 있으며 앞으로 인쇄 전자 제품을 대량으로 생산 하는데 이용할 수 있는 기술이다. [16-17]

이크젯 프린팅 공정은 고가의 이크젯 장비가 필요하고 미세한 선 폭 구현 및 적합한 이크 개발이 이루어져야 하는 한계를 지니지만 스크린 프린팅 및 다른 기술에 비하여 장점 또한 많이 가지고 있다. 그렇기에 디스플레이 및 태양전지 분야에서 이크젯 프린팅 공정의 장점을 이용한 연구가 이루어 지고 있다. 다음 Figure 9 이크젯 프린팅 및 다양한 인쇄전자 기술에 적용이 가능한 프린팅 공정 개략도 이다.



Figure 9. Solution-Processed Printing Technologies

나. 오프-센터 스핀코팅 (Off-centered spin coating) [18]

유기 박막 트랜지스터의 성능을 향상시키기 위한 다양한 연구들이 이루어 지고 있는데 이 가운데 본 논문에서는 기존의 스핀 코팅과는 달리 반도체층 박막에 이방성(Abusitriopy)를 부여하는 오프 센터 스핀코팅 방법을 이용하여 전하이동도를 크게 향상 시키는 연구를 진행하였다.

오프-센터 스핀코팅 방식은 공액 고분자의 분자 배열을 효율적으로 유도하기 위하여 기존의 박막을 형성하는 스핀코팅 방식에서 벗어나 시료를 중심에서 벗어난 곳에 위치 시킴으로써 공정에서 발생하는 원심력을 활용, 분자의 배열을 유도하는 코팅 방식이다.

고분자 반도체는 주쇄사슬에 따라 전하이동이 이루어 지기 때문에 이들의 배열을 효과적으로 유도하는 것은 중요하다. 여기서는 적절한 코팅속도 (rpm)와 소자의 방향성에 따른 전하이동의 특성을 연구 하였으며 성능 차이를 확인하였다.

이러한 간단한 코팅 방식으로도 기존의 스핀코팅보다 높은 균일성과 전기적 특성을 나타 내었다. 다음 Figure 10 스핀 코팅 방식과 오프-센터 스핀코팅 공정의 개략도이다.

CH OL W



Figure 10. Schematic of (a) spin coating and (b) off-center spin coating.

다. 바 코팅 (Bar coating) [19-20]

바 코팅 (Bar-coating)도 앞서 언급한 오프-센터 스핀 코팅과 동일하게 고분자의 배열을 유도하여 추가적인 공정 단계 없이 인쇄 공정 자체만으로 높은 성능의 인쇄 전자 회로를 구현 할 수 있는 코팅 방식이다.

이러한 바 코팅의 경우 바 코팅 장비를 이용하여 비교적 단순한 방법으로 기존의 코팅방식에서 얻을 수 있는 전하 특성보다 높은 특성을 구현 할 수 있다는 장점을 가지고 있다. 바 코팅은 반도체 용액을 와이어 바가 끌고 가 박막을 형성하며 기존의 스핀 코팅 방식에서 보다 더욱 얇은 박막을 구현할 수 있다. 바 코팅 시 사용되는 용액은 낮은 점도를 가지는 고분자 용액을 이용하는 것이 좋으며 이는 건조 속도를 높이고 균일한 두께로 박막을 형성 할 수 있게 해준다. 다만 반복 적인 코팅 시 와이어 바에 이물질이 낄 수 있는 문제점이 있다. 그렇기에 주기적인 와이어 바 교체와 코팅 전 후 세척에 주의를 기울여야 한다. 다음 Figure 11 바 코팅 공정의 개략도 이다.

본 논문에서는 오프 센터 스핀 코팅과 마찬가지로 바 코팅에서도 채널 방향에 따라 소자를 위치 시켜 두 가지 방향으로 코팅 하여 전하 이동 특성 변화를 연구 하였다. 이러한 방향성을 부여 하는 코팅 방식은 앞서 언급한 잉크젯 프린팅 방식과 비교하여 고가의 장비 없이 단순한 공정 방식으로도 높은 이동도를 구현 할 수 있음을 보여준다.

-26-


Figure 11. Schematic of bar coating.

Ⅲ.실험 및 분석

1. 실험재료

가. 고분자 반도체

(1) PCDTFBT (PFT-100)

PCDTFBT (PFT-100) 은 보고된 최대 전하 이동도가 100 *cm²V⁻¹s⁻¹* 이 되는 높은 성능의 P-type 고분자 반도체 물질이다. (figure 12) 분자 구조는 비 대칭의 높은 공간 규칙성(Regio-regular)을 가지는 구조로 합성되어 높은 결정성을 바탕으로 높은 이동도 구현이 가능 해 진 것으로 보인다. 또한 PCDTFBT 를 유기 박막 트랜지스터를 제작 하였을 때 최대 400 ℃ 의 뛰어난 열 안정성도 가지고 있다.

Poly[2,5-(2-octyldodecyl)-3,6-diketopyrrolopyrrole-alt-5,5-(2,5-di(thien-2-yl)thieno [3,2-b]thiophene)] (DPP-DTT)

DPP-DTT 는 p-type 및 양극성 반도체의 특성을 가지는 고분자 반도체 재료로 figure 13 과 같은 분자 구조를 가진다. DPP(diketopyrrolopyrrole) 와 TT(thienothiophene)가 결합된 DPP-DTT 는 DPP가 전자공여체(acceptor) 의 역할을 TT 가 전자 받개(donor) 역할을 하는 공중합체 고분자 물질로 최대 10.5 $cm^2V^{-1}s^{-1}$ 의 높은 이동도를 구현한다. 이러한 Donor-Acceptor (D-A) 구조는 π-π stacking 의 거리를 감소시켜 효율적인 전하 주입이 가능하다.



Figure 12. PCDTFBT (PFT-100)



Figure 13. PDPP2T-TT (DPP-DTT)

나. 고분자로 wrapping 된 CNT

SWNT (Single walled) 의 탄소나노튜브를 트랜지스터로 제작하기 위해 본 논문에 서는 선택적으로 반도체성 CNT 만을 감싸는 폴리티오펜 계열의 공간 규칙성을 가지 는 (Regioregular) Poly(3-alkythiophene) (P3AT) 공중합체 고분자를 이용하여 CNT 반도체 용액을 제조 하였다. [23] Figure 14 은 본 실험에서 사용된 폴리티오펜 계열의 고분자이다. 이러한 고분자의 선택은 알킬 사슬의 길이 및 곁사슬의 밀도가 중요하며 이는 이러한 조건들이 SWNT를 선택적으로 감싸고 분산시키는데 영향을 미친다. 이에 폴리티오펜계열의 고분자 중에서도 분산이 잘 일어 날수 있는 곁가지(side chain)의 밀 도가 높은 rr-P3DDT(C₁₂H₂₅) 고분자를 사용 하였다.

사용된 유기 용매는 톨루엔으로 이는 SWNT 에서의 용해도가 낮아 바람직한 용매 라고 할 수 있다. 톨루엔을 용매로 CNT 와 rr-p3ddt 를 Ultra sonicator 를 이용하여 분산시키는 공정을 거쳤다. 이때 온도는 rr-p3ddt 가 가장 잘 분산 되는 온도인 25℃ ~ 28℃ 의 온도를 유지하고 적절한 분산시간(2h 30min)과 소니케이터의 칩의 깊이 (1cm 내외) 및 Power (70%) 의 조건 아래 진행 하였다. 이보다 높은 온도 조건에서 진행 된다면 고분자의 선택적인 반도체 분리가 어려워져 금속성 CNT 가 남아 있게 되며 이는 낮은 점멸비를 나타나게 한다. 분산과정을 거친후 원심분리를 이용하여 반 도체성 CNT 를 추출하였으며 이때 원심분리는 CNT 의 금속성 반도체성 특성을 선택 적으로 분리해내기 위해 적적한 속도인 15000rpm 에서 90min 동안 진행하였다. 이러한 과정은 Figure 15 나타나 있다.

이렇게 제조된 CNT 반도체 잉크는 인쇄공정에 적용이 가능하며 본 논문에서는 고 성능의 CNT 인쇄전자 회로 제작을 위해 스핀코팅 이외의 다양한 코팅 방법을 이용하 여 더 높은 전하이동 특성을 보고하였다.

-30-



Figure 14. Chemical structures of the various Polythiophenes investigated



Figure 15. Manufacturing process of CNT solution wrapped by P3DDT

2. 실험방법

가. TFT 기판 제작

본 연구에서는 TGBC 구조인 Staggered 구조의 유기 트랜지스터 기판을 제작하기 위해 우선적으로 유리기판 위에 소스 -드레인 전극을 패터닝 하였고 이는 포토리소 공정을 적용하여 제작하였다. 사용된 포토레지스트(PR)은 AZ5214 로 네거티브 방식으로 소스 드레인 전극을 패터닝 하였다. 제작 과정은 다음의 figure 16 에 도식화 되어 있다.

소스 드레인 전극을 패터닝 하기에 앞서 기판을 깨끗이 세척하여 잔여물 및 먼지를 제거 해주는 것이 중요하다. 이는 소스 드레인 기판의 품질을 결정하는 요소라고 할 수 있다. 그 후에 포토레지스트를 4000rpm 에 40s 동안 전면 스핀 코팅을 거친다. 이때 코팅된 감광 수지막의 두께는 1.4 um 이다. 다음은 90°C 에 10 min 동안 Dry oven 에서 소프트 베이킹(Soft-baking) 처리를 하고 그 이후에 소스와 드레인 전극 패턴이 설계된 쉐도우 마스크를 기판 위에 올려 두고 UV 램프를 사용하여 UV 노광 처리를 진행한다. 그 후에 핫 플레이트 (Hot-plate) 위에서 120℃ 의 90s 동안 하드 베이킹 (hard baking) 공정을 거쳤다. 이러한 하드 베이킹 공정은 노광을 받지 못한 부분(약해진Cross linking) 과 노광이 된 부분을 확실하게 구분되게 도와 준다. 그 후에 다시 UV 로 전면 노광처리 (flood exposure) 를 진행하였고 이 후에 Developer(AZ300 MIF) 과정을 거쳐 25 초 동안 현상 처리를 한 후 Di water 로 깨끗이 세척 후에 진공 열 증착 공정으로 기판 위에 소스 드레인의 금속 전극으로 Ni,Au 를 각 4nm 와 15nm 형성 하였다. 마지막으로 스트리퍼(stripper)를 사용하여 포토 레지스트를 제거 하였고 가로 세로 1.5cm 의 크기로 기판을 다이싱 하는 공정을 거쳐 제작하였다. 제작된 기판의 전극 구조는 다음 Figure 17 에 나타 내었다.

-32-





Figure 17. Bottom-Contact glass substrate

나. 코팅 공정

본 연구에서는 앞서 제작된 기판 위에 반도체 층을 다양한 코팅 공정을 이용하여 형성 하였다. 사용된 공정은 일반적인 스핀코팅 공정과 앞서 언급한 오프-센터 스핀코팅 및 바코팅으로 기판위에 각 층을 코팅 하였다.

스핀코팅의 경우 스핀 코터 위에 기판을 놓고 기판위에 용액을 도포하여 적절한 속도와 시간동안 기판을 회전시켜 박막을 형성하는 공정이다. 이 때 주로 사용된 공정 조건은 2000rpm 에 60s 의 조건으로 진행되었다.

오프센터 스핀코팅에서는 기판을 스핀 코터 위가 아닌 중심에서 벗어난 곳에 위치시 켜 진행된다. 이때 각 소자는 유기전계 효과 트랜지스터의 활성채널에 수직 방향과 수평 방향으로 놓고 진행하였고 코팅 속도 조건을 달리하여 실험 하였다.

바 코팅도 이와 마찬가지로 바 코터 장비 위에 소자를 채널 방향의 수직과 수평으로 소자를 놓고 용액을 도포 후 2µm 와이어 바를 이용하여 코팅하였으며 바 코터의 온도 (실온, 60℃) 조건과 바의 속도를 조절하여 실험하였다.

코팅 후에 다양한 열처리 온도에서 실험을 진행하였고 후에 스핀코팅으로 절연체 막을 형성 하였다.

다. Thermal Evaporation Deposition

TGBC 구조로 반도체와 절연체 막을 형성 후 게이트 전국을 형성 시키기 위하여 다 음과 같은 (Figure 18) 열 증발 진공 증착기를 사용하여 게이트 전국을 형성하였다. 이는 대표적인 금속 박막을 증착하는데 사용되는 방법으로 본 논문에서는 금속 쉐도우 마스크 (Metal shadow mask) 를 이용하여 알루미늄 막 (35nm) 을 10⁷hPa 이하의 고 진공 상태에서 진행 하였으며 이는 열에너지가 입자를 이동시킬 때 불순물 없이 정해진 위치에 증착되기 위해 중요하다. 고 진공에서 진행되어 고가에 많은 시간이 소 요되는 단점이 있으나 거칠기 감소 및 부착력이 우수하기 때문에 많이 이용된다. [26]





Figure 18. Simple schematic of thermal evaporator

3. 특성 분석

가. Atomic Force Microscope (AFM)

원자력 현미경 (AFM) 은 SPM (scanning probe microscope) 의 일종으로 기존의 탐침과 시료 사이에 전류를 흘러주어 측정 되는 주사 터널링 현미경 (STM, Scanning Tunneling Microscope) 의 단점을 보완하는 측정 법이다. 이러한 AFM 은 캔틸레버 (Cantilever)에 달려있는 미세한 탐침이 시료표면을 스캐닝 하면서 측정되기 때문에 전도성 시료가 아닌 반도체 도체 부도체 등 다양한 시료의 분석이 가능하다.

AFM 은 각각 접촉식과 비접촉식으로 분류 할 수 있으며 접촉식 AFM 의 경우 탐침 과 시료 표면의 척력에 의해 비 접촉식일 경우 시료와 탐침 사이에 인력에 의해 측정 된다. 이에 접촉식의 경우 표면을 정확하게 이미지화 할 수 있다는 장점이 있으나 시 료에 손상이 가며 비접촉식의 경우 시료의 손상은 없으나 정확한 이미지 구현이 어려 울 수 있다는 단점이 있다. 본 논문에서는 박막의 표면 특성을 측정하기 위해 비접촉 식의 원자간력 현미경을 사용하였다. 실제 사용된 기기는 Icon-PT-PLUS 장비를 이 용 하였다. Figure 19 (a) AFM 의 개략도 이며 Figure 19 (b)는 본 실험에서 사용된 AFM 장비이다. [27]

나. UV-visible Spectroscopy

자외선 가시광선 분광법 (Uv-visible spectroscopy) 은 자외선(180~320nm) 및 가시 광선 영역(320~800nm) 에서 시료의 측정이 이루어 진다. 이때 각 시료는 흡수 또는 반 사를 하게 되고 이 시료의 흡광도에 따라 시료의 농도, 종류 및 구조 등을 규명하는 것 이 가능하다.

자외선 가시광선 분광법은 주로 전이 금속 및 공액 유기 분자와 같은 다양한 분석물의 정량 분석을 위해 사용되며 본 논문에서도 코팅 방법에 따라 높은 결정성이 유도 된 공 중합체 유기 고분자 박막을 분석하기 위해 사용하였다.

이러한 시료의 광흡수와 반사는 분자내의 전자 전이와 관련 있다. 전자 전이는 분자내 의 전자구조와 분자의 화학결합 상태 및 구조적인 특징에 따라 흡수되는 빛의 에너지 크 기 및 세기가 다르게 나타나기 때문에 자외선 가시광선 분광법은 분자의 구조적 성질을 확인하는데 매우 유용한 측정법이다. Figure 20 는 자외선 분광 광도계의 회로도 이다.

다. Raman spectroscopy

라만 분광법 (Raman Scattering) 은 진동 분광학 중의 하나로 특정 주파수와 산란 강도를 사용하여 유기 및 고분자 화합물의 정량적 식별에 사용 되는 측정 방법이다. 즉 화합물 구성의 비나 각 화합물의 성분의 양의 변화에 따른 피크의 강도 및 이동이 일어나 식별이 가능하다.

본 논문에서는 반도체 탄소나노튜브의 구조적 특성을 살펴보기 위해 라만 분광법을 이용하였다. 사용된 장비는 XperRam 200 (Nano Base, Korea) 가 사용되었다. 탄소나 노튜브의 라만 분광은 여기된 에너지와 동일한 밴드갭을 가지는 나노튜브의 픽을 나타 내게 된다. 이러한 라만 분광법에서는 나노튜브의 직경과 키랄성 및 전자구조를 확인 할 수 있기 때문에 탄소나노튜브의 구조적 특성을 확인하는데 가장 적합한 분석법 이 라고 할 수 있다. 다음 Figure 21 는 탄소나노튜브 에서 볼 수 있는 라만 스펙트럼이 다.



Figure 19. (a) Schematics of Atomic Force Microscope (AFM) and (b) BRUKER, Icon-PTPLUS



Figure 20. (a) Principle of ultraviolet visible spectrophotometer and (b) JASCO, V-670



Figure 21. Raman spectrum of carbon nanotubes

Ⅳ.결과 및 고찰

1. 고분자 반도체 박막 특성

가. Atomic Force Microscope (AFM)

기존의 스핀 코팅 방법과 분자 배향을 유도하는 오프 센터 스핀 코팅 및 바 코팅을 통해 형성된 반도체 박막의 특성을 확인하기위해 원자력 현미경 (AFM) 이미지를 측정 하였다. (Figure 22) P-type 고분자 반도체인 PCDTFBT (PFT-100)를 기존의 스핀 코팅 공정으로 제작한 박막과 오프센터 스핀 코팅 시 속도 별 및 최적의 바 코팅 조건에서 제작된 반도체 표면 이미지를 측정하고 모플로지를 비교 분석 하였다. 오프센터 스핀 코팅 시 2000 rpm 의 속도에서 분자 배열이 일정한 방향으로 형성되는 것이 확인되었다. 바 코팅 공정으로 제조된 박막 또한 스핀 코팅에서 형성 되었던 박막보다 결정도가 증가 하는 것을 확인하였다. 결과적으로 코팅 방법에 따른 표면 특성이 향상되는 것을 볼 수 있었다.

나. UV-visible Spectroscopy

소자의 채널방향과 수직 및 평행 한 방향으로 놓고 바 코팅 공정으로 DPP-DTT와 PCDTFBT (PFT-100) 반도체 소자의 박막을 코팅했을 때의 표면 특성을 분석 하기 위 해 자외선-가시광선 분광 광도계를 이용하여 소자의 흡광도를 측정하고 정규화 하여 나 타내었다. (Figure 23) 스펙트럼 영역 범위에서 전하 이동의 특징에 따른 피크가 나타나 며, 이때 소자의 채널방향과 수직인 방향으로 코팅 했을 시 PFT-100 과 DPP-DTT 반도체에서의 흡광도 피크가 증가 하는 것을 확인 하였다. 이는 수직 방향으로 놓였을 때 분자 배향의 방향이 채널 사이에 일정한 방향으로 배열되어 진 것으로 보인다. [21-22]



Figure 22. AFM image of 「PFT-100」 device fabricated by bar coating and off center spin coating. (a) spin coating (2000rpm) (b) bar coating (c),(d) and (e) were prepared by off-center spin coating. Respectively 1000rpm , 2000 rpm, 3000 rpm



Figure 23. UV-visible image of device fabricated by directional bar coating (a) PFT-100 (b) DPPT-TT

2. CNT 반도체의 구조 특성 분석

선택적으로 반도체성 CNT 만을 분리해내기 위하여 고분자 Wrapping 한 CNT 의 전 자 구조 특성을 확인하기 위해 Raman scattering (라만 분광)을 측정 하였다. 사용된 레 이저 파장영역은 532nm 레이저 파워는 2.0mW 이하에서 1s에 16번 스캔 시간을 주어 측정 되었다. CNT 의 경우 기본으로 가지고 있는 편광이 적기 때문에 대부분 532nm 영 역에서 측정된다.

본 논문에선 추가적으로 CNT 반도체 소자의 열처리 온도를 조절하여 전하이동 특성 이 향상되는 결과를 얻었고 그에 따른 전자 구조 특성을 확인하기위해 열처리 온도 조건 을 나누어 측정 하였다. SWNT 가 가지는 라만 스펙트럼은 앞서 보여준 Figure 20 에서 보듯이 크게 G-band 와 D-band를 가진다. 이때 G-band 의 경우 탄소원자의 평면진동 에 의한 그래핀 피크를 나타내며 D-band 는 나노 튜브의 구조적 결함에 따라 나타나는 피크이다. 이때 G-band 와 D-band 의 비율로 결함 밀도를 추정 할 수 있으며 이는 나 노 튜브의 품질을 알아 볼 수 있는 척도가 된다. 고품질의 나노 튜브의 경우 이 비율은 100이상의 값을 가지기도 한다.

SWNT 의 G-band는 1580*cm*⁻¹ 이하에서 shift 가 나타나며 D-band 는 1340 *cm*⁻¹ 부근에서 나타난다. Figure 24 에서는 각 D-band 와 G-band 및 CNT를 감싸기 위해 사 용된 Polymer 피크가 나타나는 것을 보여 준다. 또한 열처리 온도를 증가시켰을 때 전 하 이동 특성의 향상을 나타내는 G -band 의 피크가 100°C 에서 보다 200°C 에서 피크 가 더 증가 하고 결함 밀도인 D-band 는 감소함을 확인 하였다. 이는 열처리 온도가 증가에 따라 결함 밀도가 감소하고 그에 따라 반도체 소자의 성능이 향상 된 것으로 보 인다. 추가적으로 이러한 열처리 조건이 P-type에서 보다 N-type에서 더 넓은 폭으로 전하이동 특성이 향상된 것의 원인으로 탄소나노튜브 반도체 박막에서의 수분과 산소와 같은 불순물들이 제거됨으로써 전하 이동 특성 향상에 영향을 준 것으로 생각을 하였다.

-43-

이러한 원인을 규명하기 위해 FT-IR 과 XPS 를 추가로 측정 하였다. 예상 된 결과는 수분과 관련된 카르복실기 피크가 열처리 온도 증가에 따라 감소할 것을 예상하였으나 FT-IR 및 XPS 측정 결과 모두에서 열처리 조건에 따라 변화하는 피크의 특성을 확인 할 수 없었다. 이러한 이유로 공기 중에서 측정되는 측정장비의 한계와 정량적인 분석이 가능한 FT-IR 과 XPS 에 열처리 조건만으로 변화하는 특성을 확인 하는데 한계가 있는 것으로 보인다. 그에 따라 다른 정성적인 분석 연구가 추가적으로 이루어져야 할 것으 로 보인다. (Figure 25-26)





Figure 24. Resonant Raman Spectra of CNT (a) annealing Temperature :100°C (b) annealing Temperature :200°C



Figure 25. FT-IR analysis according to annealing temperature of carbon nanotube



Figure 26. XPS spectra according to annealing temperature of carbon nanotube

3.전기적 특성(Electrical Characterization)

가. 고분자 반도체의 분자 배향

유기 반도체의 분자 배향을 통한 고성능의 유기 트랜지스터를 제작 하였다. 코팅 방법에는 오프-센터-스핀 코팅 방법과 바 코팅 방법을 적용하여 반도체층을 코팅 하 였으며 그에 따른 전기적 특성을 살펴보기 위해 다음 (Figure 24,25) 에 각각 trans curve 와 output curve 를 나타내었다. (table 1) 측정 장비는 KEITHLEY 4200-SCS(Semiconductor Characterization System)이 사용되었다.

Figure 27와 28에서의 (a) 와 (b) 는 각각 PFT-100 과 DPP-DTT 의 스핀 코팅 방법 (c)는 PFT-100 의 오프-센터 스핀 코팅 2000rpm에 Perpendicular 방향에서 제작 (d),(e) 는 각각 PFT-100 과 DPP-DTT의 바 코팅에서 Perpendicular에서 제 작된 소자의 전기적 특성 그래프 이다. 반도체 소자의 Channel length 는 10µm, Channel width 는 1 mm 이며 사용된 절연체는 PMMA 로 두께는 500 nm 정도로 6.2 nF/cm² 의 정전용량을 가진다.

기존의 스핀 코팅으로 제작된 소자와 분자 배향을 유도하기 위한 코팅 방법을 적용 했을 때의 소자를 각각 제작하여 전기적 특성 값을 도출 하였으며 Figure 29 에 (a) 는 유기 고분자 반도체 PFT-100 과 DPP-DTT 의 바 코팅 시 방향 별 전하 이동 도의 차이를 보여주고 있다. DPP-DTT 와 PFT-100 모두 바 코팅 시 소자의 채널 방 향과 수직(Perpendicular) 방향에서 코팅 하였을 때가 Parallel(평행) 방향에서 코팅 하였을 때보다 2~3배 높은 전하 이동도를 가지는 것을 확인 하였다. 이는 수직 방향 으로 놓고 코팅했을 때가 채널과 채널 사이에 분자 배향을 더 잘 유도 하는 것으로 보 인다. (b) 는 PFT-100의 오프-센터 스핀 코팅 시 스핀 코팅의 속도 (RPM) 에 변화 와 그에 따른 소자의 방향에 따라 달라지는 전하 이동 특성을 비교 하였다. 1000 rpm 의 속도에서는 Parallel(평행) 방향에서 2000rpm 의 속도와 3000 rpm 속도 에서는 perpendicular(수직) 방향에서 더 높은 이동도를 구현하였다. 이는 속도 에 따라 원심력이 다르게 작용하여 오히려 1000rpm 낮은 속도에서는 parallel 방향 에서의 이동도가 더욱 높게 나온 것으로 보인다. 결론적으로 2000rpm 에 perpendicular (수직) 방향에서 가장 높은 이동도를 구현하였다. 마지막 (c) 그래프에 서는 스핀 코팅에 비해 바 코팅 적용시 반도체 소자의 전하이동도의 상승을 한 눈에 보여 주고 있다. 스핀 코팅 시 전하 이동도는 1.4 cm²/vs, 바 코팅 시 전하이동도가 11.6 cm²/vs 의 전하이동도를 확인하였다.

이는 기존의 스핀 코팅으로 제작 했던 소자보다 방향성을 부여하는 코팅 방법이 분 자 배향을 유도하여 기존의 가지고 있는 전하 특성보다 2~3배 높은 전하 이동특성을 구현 할 수 있다는 것을 보여주며 이는 낮은 전하이동특성을 가지는 유기 고분자가 앞으로 유연 전자 회로 제작에 대한 가능성을 보여 준다.



Figure 27. Transfer curve of an OFET device spin coating-(a),(b) off center spin coating -(c) Bar coating–(d),(e)



Figure 28. Output curve of an OFET device spin coating-(a),(b) off center spin coating -(c) Bar coating–(d),(e)



Figure 29. Change of charge mobility according to (a) bar coating by directional ,(b) off center spin coating by spin speed and (c) coating method

Classification			Field-Effect Mobility (cm²/Vs), Sat	Threshold Voltage (V)	ON/OFF Ratio
Spin coating	(a) 2000rpm 60s 「PFT-100」		1.4 ± 0.3	-25.2	$3.4 imes 10^4$
	(b) 2000rpm 60s ^r DPPT-TT」		0.87 ± 0.2	-30	$1.3 imes 10^{6}$
Off center Spin coating [PFT-100]	1000rpm 5min	Perpendicular	0.067 ± 0.03	-9	$1.8 imes 10^4$
		parallel	0.19 ± 0.1	-17	$\textbf{3.4} \times ~\textbf{10}^{4}$
	2000rpm 5min	(c) Perpendicular	2.8 ± 0.7	-29	$\textbf{1.35} \times \textbf{10}^7$
		Parallel	0.35 ± 0.1	-17	1.79 × 10 ⁵
	3000rpm 5min	Perpendicular	0.9 ± 0.05	-15.2	$\textbf{7.57} \times \textbf{10}^4$
		Parallel	0.37 ± 0.1	-16	$3.61 imes 10^5$
Bar coating (T, direction, bar speed)	「PFT-100」	(d) Perpendicular 10mm/s	11.6 ± 2	-42	1.54×10^5
		parallel 10mm/s	0.7 ± 0.2	-23	$8.56 imes 10^4$
	「DPPT-TT」	(e) Perpendicular 10mm/s	2.78 ± 0.5	-38	3.68×10^7
		parallel 10mm/s	0.7± 0.1	-30	1.13 × 10 ⁶

Table 1. Comparison of semiconductor coating method and OTFT device characteristics

나. Ambipolar OFET

앞서 보고한 방법으로 CNT 반도체를 선택적으로 분리하여 유기 전계 효과 트랜지스터에 적용하였다. 그에 따른 trans curve 와 output curve 를 다음 Figure 에서 확인 할 수 있다. 본 실험에서는 제작된 반도체 CNT 는 Toluene 에 고분자 p3ddt 0.4mg/ml 그리고 SW-HIPCO CNT 0.4mg/ml 농도로 제작되었다. 절연체로는 High-K 절연체인 P(VDF-TrFE-CTFE)를 Acetonitrile 에 30mg/ml 농도로 용해하여 제작되었으며 코팅 방식은 오프 센터 스핀 코팅 방식을 이용하였다. 조건은 2000rpm 에 60s 의 조건에서 코팅하였다. 다음 Figure 30 에서는 스핀 코팅과 방향성을 부여한 오프센터 스핀 코팅 방식으로 제작된 CNT 반도체의 trans curve 및 전기적 특성을 비교하였으며 이러한 재료로 제작 된 OFET 에서는 작은 구동전압을 가지고 저 전압에서도 높은 이동도를 구현할 수 있음을 나타내었다.(Table 2) 추가적으로 반도체 CNT 의 열처리 조건을 달리하여 P-type 과 N-type 의 균형 있는 전하 특성 또한 확인 하였다. 열처리 조건은 100°C ~250°C 까지 각각 50°C 씩 차이를 주어 4 가지 온도 조건에서 30min 씩 진행하였다. 이때 열처리 온도를 증가 시켜 줌으로써 낮은 N-type 전하이동특성이 향상되는 것을 확인 하였다. 100℃ 에서는 n-type 전하이동도가 1.8 cm²/vs 로 P-type 이동도 3.7 cm²/vs 보다 낮은 이동 특성을 보여 주었으나 열처리 온도 250℃ 에서는 ntvpe 의 전하이동도가 11cm²/vs 까지 향상되는 것을 확인 하였다. (Figure 32-35), (Table 3) 이는 열처리 온도의 증가가 CNT 나 CNT 박막에 남아있는 산소나 수분 제거에 영향을 미쳐 이에 따라 N-type 특성이 향상 영향을 준 것으로 보인다. (참고 Figure 31)

이러한 Ambipolar 특성을 나타내는 CNT 반도체 소자로 반도체 집적회로의 핵심 기술로 사용되는 CMOS(complementary metal oxide semiconductor) 기반의 인버터 제작이 가능 할 것으로 보인다.



Figure 30. CNT TFT Characteristics : Transfer plots depending on coating spin coating -(a),(b) (c),(d) – off center spin coating

Coating methods	spin coating On center (v _d : 0.1V & 1.0v)	spin coating Off center (v _d : 0.1V & 1.0v)		
Field-Effect Mobility (cm²/Vs), linear	2.6 ± 0.09 (0.79 ± 0.3)	6.76 ± 1 (2.2 ± 2)		
Field-Effect Mobility (cm²/Vs), sat	2.0± 0.03 (0.4 ± 0.02)	4.36 ± 0.5 (1.3 ± 0.3)		
Threshold Voltage (V)	-0.46 (0.29)	-1.3 (0.06)		
on/off Ratio	$5.76 \times 10^3 (1.03 \times 10^6)$	$7.07 \times 10^4 \ (5.43 \times 10^7)$		

Table 2. The performance of CNT based OTFTs as coating method



Figure 31. AFM image of **CNT** device fabricated by off center spin coating.







Figure 33. CNT TFT Characteristics : Transfer plots depending on thermal annealing temperature from 100 to 250 C (a),(b) - 100°C (c),(d) - 150°C



Figure 35. CNT TFT Characteristics : Transfer plots depending on thermal annealing temperature from 100 to 250 C (a),(b) - 200°C (c),(d) - 250°C



Figure 36. CNT TFT Characteristics : Output plots depending on thermal annealing temperature from 100 to 250 °C (a),(b) - 100°C (c),(d) - 150°C



Figure 37. CNT TFT Characteristics : Output plots depending on thermal annealing temperature from 100 to 250 C (a),(b) - 200°C (c),(d) - 250°C



Figure 38. CNT TFT Characteristics : Change of charge mobility according to annealing temperature

Semiconductors	Annealing Temp.	Types	Lin. Mobility [cm²/Vs]	Threshold Voltage	Subthreshold Slope	ON/OFF ratio
SW-CNTs1)	100 °C	P-channel	3.7 ± 0.2	-0.001	1.02	10 ³
		N-channel	1.8 ±0.2	4.39	0.95	10 ³
	150 °C	P-channel	4.8 ± 0.2	-0.6	0.77	10 ³
		N-channel	1.3 ±0.2	3	1.04	10 ³
	200 °C	P-channel	4.34 ±0.2	-0.1	0.79	10 ³
		N-channel	5.3 ±0.2	3.9	0.79	10 ³
	250 °C	P-channel	6.3 ± 0.5	-2	0.5	$10^3 \sim 10^4$
		N-channel	11 ±1	3.5	0.6	10 ³

Table 3. The performance of CNT based OTFTs as annealing temperature

다. CMOS-like ambipolar inverter

앞에서 언급한 ambipolar 특성을 가지는 CNT 반도체를 활성층으로 하여 CMOS 기반의 인버터를 제작 하였다. 반도체 코팅 방법은 오프센터 스핀 코팅 2000rpm 60s 의 조건에서 진행 되었으며 절연체 및 게이트 전극 형성은 모두 이전의 트랜지스터와 동일하게 제작 되었다. 반도체 층의 열처리 온도 조건에 따라 CMOS 기반의 인버터를 제작하였으며 이에 따라 달라지는 P 형과 N 형의 전하이동 성능의 균형을 맞추기 위해 P 형과 N 형의 channel width 를 각각 조절하여 인버터 소자를 측정하였다. 측정장비는 앞의 TFT 소자의 측정장비와 같다. 다음 Figure (37-38)는 CMOS 기반의 인버터 회로의 개략적인 구성과 제작된 기판의 전극 구조를 나타내었다. Figure 39(a,c,e) 은 인버터 소자의 주입 전압(input voltage, ,V_{in}) 에 따른 출력전압(output voltage, V_{out}) 특성을 나타내며, V_{dd} = 0V~4V 조건에서 측정 되었다. Figure 39(b,d,f) 는 여러 V_{dd} 조건에서 해당 인버터 소자가 갖는 이득 값을 보여주며, 열처리 온도 조건 250℃의 4V 에서 6.9 정도의 가장 높은 이득 값을 보였다. Table 3 은 CNT 반도체층을 활성층으로 열처리 조건에 따라 제작된 CMOS 기반의 인버터 특성이다. 이상적인 인버터의 경우 V_{dd} (공급전압) 의 $\frac{1}{2}$ 지점에서 인버팅 (inverting)이 일어나게 된다. 하지만 본 실험에서 제작된 소자의 스위칭이 일어나는 지점은 250℃의 4V 의 V_{dd} 조건에서 약 2.8V 로서 약 0.8V 정도 양의 방향으로 이동 된 것을 볼 수 있다. 이는 해당 트랜지스터의 전기적 특성에서 양극성의 전하 이동 특성과 문턱 전압의 차이로 인해 N type 영역에서의 채널이 늦게 형성 되기 때문으로 생각 될 수 있다. 이러한 이유로 인버팅이 되는 지점의 균형을 맞추기 위해 적절한 전극 구조를 설계가 되어져야 할 것으로 보인다.

-60-



Figure 40. Schematic configuration of corresponding CMOS-like inverter circuit



Figure 41. Electrical characteristics of CMOS-like Inverter based on CNT (a),(c),(d) - Voltage transfer curves depending on thermal annealing temperature from 150 to 250°C (a)-150°C ,(c)-200°C ,(d)-250°C and (b),(d),(f) corresponding gains at various supplied bias (Vdd)


Table 4. Electrical characteristics of CMOS-like Inverter based on CNT

V.결론

본 논문에서는 Poly[2,5-(2-octyldodecyl)-3,6-diketopyrrolopyrrole-alt-5,5-(2,5di(thien-2-yl)thieno [3,2-b]thiophene)] (DPP-DTT) 와 PCDTFBT (PFT-100) 및 선택적으로 반도체성 CNT 만을 감싸는 고분자를 이용하여 제작된 CNT 를 기반으로 한 고성능의 유기전계 효과 트랜지스터를 제작 하였다.

다양한 코팅 방법을 적용하여 고분자 사슬의 배열을 향상시키고 소자의 균일성 또한 향상 시킴으로써 높은 전기적 특성을 구현 하였다. PFT-100 과 DPP-DTT 고분자를 이용, 기존의 스핀 코팅 방식에서 벗어나 오프 센터 스핀 코팅 및 바 코팅을 이용하여 유기 고분자 반도체의 전하 이동 특성을 최대로 끌어 올렸다. 오프센터 스핀 코팅 조건을 스핀 코터의 속도(RPM)와 소자의 방향별로 전하 특성을 비교 하였으며 바 코팅도 이와 마찬가지로 소자의 방향별로 비교 되었다. 특성 비교 결과 오프센터 스핀 코팅에서는 2000rpm (5min), Perpendicular(수직) 방향에서 가장 높은 이동도를 구현하였고 바 코팅 조건에서도 이와 같은 방향에서 가장 높은 이동도를 구현하였다. 최대 전하이동도는 11 cm²/Vs, 문턱전압은 -42V, 점멸비는 10⁵ 의 특성을 보여 주었다.

이러한 분자 배향을 유도한 코팅 방법에 따라 활성층이 반도체 박막 모폴로지에 미치는 영향을 알아보기 위해 AFM 이미지를 분석 하였다. 가장 높은 이동도를 구현한 소자의 박막에서 일정한 고분자 사슬의 배향과 결정의 크기가 크게 형성되는 것을 확인 하였다. 방향 별로 코팅된 소자 박막의 모폴로지 비교를 위해서는 Uv-visible 그래프를 분석 하였고 parallel 방향보다 높은 이동도를 가졌던 Perpendicular 방향에서 흡광도 피크가 증가하는 것이 확인 되었다.

-64-

반도체 탄소나노튜브를 분리하여 기존의 높은 전압에서 구동되던 트랜지스터에서 벗어나 -2V ~ -6V 에서 전하 이동도가 10 cm²/Vs 이상인 CNT 를 기반으로 한 유기전계 효과 트랜지스터와 CMOS-like 인버터를 제작 하였다. 또한 수 마이크로 미터로 굉장히 작은 CNT 네트워크 피치(Pitch)를 일정하게 잘 배열하기 위하여 앞과 동일한 코팅 공정인 일정한 방향으로 분자 배향을 유도하는 오프센터-스핀 코팅 방식을 이용하여 더 높은 전하 이동 특성을 얻었다.

P-type 특성이 주도적인 탄소나노튜브 반도체 트랜지스터에 열처리 조건을 조절하여 N-type 의 전하 특성을 향상시켜 양 국성 간의 균형을 맞추었으며 높은 커패시턴스를 가지는 게이트 절연체를 사용하여 저전압에서도 높은 전기적특성을 가질 수 있었다. 이러한 탄소나노튜브 반도체의 구조적 특성을 살펴보기 위해 라만 분광법을 이용하여 분석 하였으며 열처리 온도가 증가 하였을 때 G -band 피크 강도가 증가하고 구조적인 결함을 나타내는 D-band 의 피크가 감소 함을 통해 결함 밀도의 감소로 의한 전하 이동도가 향상되는 것을 확인 하였다. 추가적으로 XPS 및 FT-IR 분석을 통해 이러한 전하이동 특성 향상에 대한 원인을 분석 하고자 측정하였으나 확인 되어지지 못하였고 추가적인 연구가 필요할 것으로 보인다.

인버터의 경우 트랜지스터 에서는 p-type 과 n-type 양극성에서의 높은 전하 이동도 성능을 보였지만 이들의 균형 있는 이동도를 얻어 내는게 어려우며 문턱전압의 차이로 인한 스위칭이 이상적인 지점에서 일어나지 못했다. 이상적인 인버터 소자 제작에 앞서 채널 길이(length)와 폭(width)을 조절 할 수 있는 적절한 전극 구조를 설계하는 것이 중요 할 것으로 보인다. 대체로 P-channel 의 length 비율은 작게 width 의 경우는 Nchannel 의 대칭보다 작게 설계한다. 실험을 통해 얻은 결과를 토대로 낮은 전하 이동 특성을 가지는 유기물 고분자 반도체에 간단한 코팅 공정만으로도 높은 고분자 사슬의 배향을 통해 높은 전하 이동도 구현이 가능하다는 것을 보여 주었으며 탄소 나토튜브의 성공적인 반도체 분리가 이루어 진다면 낮은 전압에서 높은 전기적 특성을 가지는 양극성의 전자 회로 제작의 가능성을 보여 주었다. 이는 향후 용액 공정기반의 인쇄 전자 시스템으로 고성능의 고집적 유연 전자 소자 개발에 활용될 것으로 기대된다.



참 고 문 헌

- [1] Iddo Genuth (15 October 2007). "The Future of Electronic Paper". The Future of Things. Retrieved 12 February 2013.
- [2] Yunlong Guo, Gui Yu, and Yunqi Liu Adv, Mater, 22, 4427-4447
- [3] B. Fu, J. Baltazar, A. R. Sankar, P. H. Chu, S. Zhang, D. M. Collard, and E. Reichmanis, Adv.
- [4] Funct. Mater., 24, 3734 (2014).
- [5] A.Facchetti, Chem. Mater. 2011, 24, 733
- [6] Jihong Kim · Min-Hye Lee · Dae-Hee Lim · Kang-Jun Baeg · Yong-Young Noh · Dong-Yu
 Kim; 고성능 유기 트렌지스터를 위한 소재와 소자의 기술개발 및 발전동향; 고분자 과학과
 기술 제 27 권 5 호 2016. 10
- [7] T. J. Shin, H. Yang, M.-M. Ling, J. Locklin, L. Yang, B. Lee, M. E. Roberts, A. B. Mallik and
- [8] J. Kim, D. Khim, R. Kang, S. H. Lee, K. J. Baeg, M. Kang, Y. Y. Noh, and D. Y. Kim, ACS Appl. Mater. Interfaces, 6, 8108 (2014).
- [9] Z. Bao, A. Dodabalapur, A. Lovinger, Appl. Phys. Lett. 69, 4108 (1996)
- [10] Dae-Hee Lim, a Soo-Young Jang, b Minji Kang, a Sehyun Lee, a Yeong-A Kim, a Youn-Jung Heoa, MinHye Lee, a and Dong-Yu Kim*a; Journal of Materials Chemistry C; 14 July 2017. D; 10.1039
- [11] Horowitz, G. (1998). Organic Field-Effect Transistors. Advanced Materials, 10(5), 365–377.
- [12] R. Zhang, B. Li, M.C. Iovu, M. Jeffries-EL, G. Sauve, J. cooper, S. J. Jia, S. Tristram-Nagle, D. M. Smilgies, D. N. Lambeth, R. D. McCullough, T. Kowalewski, J. Am. Chem. Soc. 2006, 128, 3480
- [13] A. Zen, M. Saphiannikova, D. Neher, J.Grenzer, S. Grigorian, U. pietsch, U. Asawapirom, S. Janietz, U. Scherf, I. Lieberwirth, G. Wegner, Macromolecules 2006, 39, 2162
- [14] S. M. Kang, Y. Leblebici, CMOS Digital Integrated Circuits: Analysis and Design, Tata McGraw-Hill (2003)

- [15] Kang-Jun Baeg, Dongyoon Khim, Juhwan Kim, Byung-Do Yang, Minji Kang, SoonWonJung, In-Kyu You, Dong-Yu Kim, amd Yong-Young Noh. Adv. Funct. Mater. 22, 2915-2926
- [16] Ryan H. Griffin , Senior Member, IEEE, Denis Shleifman, Student Member, IEEE, Afshin Dadvand,Neil Graddage, Ta-Ya Chu, Senior Member, IEEE, and Ye Tao; VOL. 65, NO. 6, JUNE 2018
- [17] Kenjiro Fukuda* and Takao Someya; Adv. Mater. 2017, 29, 1602736
- [18] Y. Yuan, G. Giri, A. L. Ayzner, A. P. Zoombelt, S. C. Mannsfeld, J. Chen, D. Nordlund, M. F. Toney, J. Huang, and Z. Bao, Nat. Commun., 5, 3005 (2014).
- [19] Feng Ge,† Zhen Liu,† Seon Baek Lee,§ Xiaohong Wang,† Guobing Zhang,†,‡ Hongbo Lu,†,‡
 Kilwon Cho,*,§ and Longzhen Qiu*,†,‡; ACS Appl. Mater. Interfaces 2018, 10, 21510–21517
- [20] S. G. Bucella, A. Luzio, E. Gann, L. Thomsen, C. R. McNeill, G. Pace, A. Perinot, Z. Chen, A. Facchetti, and M. Caironi, Nat. Commun., 6, 8394 (2015).
- [21] A. Troisi, Chem. Soc. Rev. 2011, 40, 2347
- [22] J. Lee, A.-r. Han, J. Kim, Y. Kim, J. H. Oh, C. Yang, J. Am. Chem Soc. 2012, 134, 20713
- [23] Hang Woo Lee1, Yeohoon Yoon2, Steve Park3, Joon Hak Oh1,†, Sanghyun Hong1; nature communications;10.1038/ncomms1545
- [24] Kang-Jun Baeg, Dongyoon Khim, Juhwan Kim, Hyun Han, Soon-Won Jung, TaewookKim, Minji Kang, Antonio Facchetti, Sung-Kyu Hong, Dong-Yu Kim, and YongYoung Noh ACS Appl. Mater. Interfaces 2012, 4, 6176-6184
- [25] 김우재;탄소나노튜브의 전자구조에 따른 분리 ; NEWS & INFORMATION FOR CHEMICAL ENGINEERS, Vol. 28, No. 1, 2010

[26] 이수경. LG POLYMER JOURNAL. (2014)

[27] Z. Bao and J. Locklin, Organic Field-Effect Transistors, CRC Press, New York, Chap. 4.3 (2007)