

공학석사학위논문

출력 커패시터 특성 분석을 통한  
포워드 DC/DC 컨버터 보상 회로 설계



2011년 1월

부경대학교 대학원

전기공학과

유재도

공 학 석 사 학 위 논 문

# 출력 커패시터 특성 분석을 통한 포워드 DC/DC 컨버터 보상 회로 설계

지도교수 김 인 동

이 논문을 공학석사 학위논문으로 제출함.



2011년 1월

부 경 대 학 교 대 학 원

전 기 공 학 과

유 재 도

# 유재도의 공학석사 학위논문을 인준함

2011년 2월 25일

주 심 공학박사 노 의 철 (인)

위 원 공학박사 백 주 원

위 원 공학박사 김 인 동 (인)



# 목 차

그림목차 .....	ii
표 목 차 .....	iii
<b>Abstract</b> .....	<b>1</b>
<b>1. 서 론</b> .....	<b>2</b>
<b>2. 출력 커패시터의 특성 분석</b> .....	<b>4</b>
<b>3. 피크 전류 제어 포워드 DC/DC 컨버터</b> .....	<b>8</b>
3-1. 포워드 DC/DC 컨버터 .....	8
3-2. 전류 루프 설계 .....	11
3-3. 전압 보상 회로 설계 .....	14
3-4. 피크 전류 제어 포워드 DC/DC 컨버터의 동특성 해석	20
<b>4. 시뮬레이션 및 실험 결과</b> .....	<b>23</b>
4-1. 주파수 영역 특성 .....	23
4-2. 시간 영역 특성 .....	28
<b>5. 결 론</b> .....	<b>31</b>
<b>참 고 문 헌</b> .....	<b>32</b>
<b>감사의 글</b> .....	<b>34</b>

# 그림 목 차

그림 1-1. DC 바이어스 전압과 온도 변화에 따른 ESR 안정도 .....	3
그림 1-2. DC 바이어스 전압과 온도 변화에 따른 커패시턴스 안정도 .....	3
그림 2-1. 출력 커패시터의 ESR 측정 결과 .....	5
그림 2-2. DC 바이어스 전압 변화에 따른 포워드 DC/DC 컨버터의 제어 대 출력 전달 함수 .....	6
그림 3-1. DC 바이어스 전압 변화에 따른 커패시턴스 변화 .....	9
그림 3-2. 포워드 DC/DC 컨버터 .....	10
그림 3-3. 피크 전류 제어 회로도 .....	13
그림 3-4. 피크 전류 모드 제어의 원리 .....	14
그림 3-5. 3-극점 2-영점을 가지는 전압 보상 회로 .....	17
그림 3-6. Outer 루프 이득 상의 전압 보상 회로의 극점과 영점 .....	19
그림 3-7. 피크 전류 제어 포워드 DC/DC 컨버터의 제어 블록다이어그램 .....	22
그림 4-1. Outer 루프 이득 측정을 위한 PSIM 시뮬레이션 모델 .....	24
그림 4-2. Outer 루프 이득 (Tantal 커패시터) .....	26
그림 4-3. Outer 루프 이득 (MLCC) .....	27
그림 4-4. 출력 전압 스텝 응답 .....	29
그림 4-5. 출력 전압 리플 .....	30

# 표 목 차

표 2-1. DC 바이어스 전압 변화에 따른 커패시턴스 변화 .....	7
표 3-1. 포워드 DC/DC 컨버터의 파라미터 .....	10
표 3-2. 전류 루프 설계 파라미터 .....	13
표 3-3. 전압 보상 회로의 극점과 영점 주파수 .....	18
표 3-4. 전압 보상 회로의 파라미터 .....	18
표 4-1. 시뮬레이션 및 실험에 적용된 파라미터 .....	25



# Controller Design of Forward DC/DC Converter considering

## Output Capacitor Characteristics

Jae Do Yu

*Department of Electrical Engineering, The Graduate School,*  
Pukyong National University

### Abstract

In these days, high switching technology is required to obtain fast output transient response and small size DC/DC converter. So the conventional aluminum electrolytic capacitor is being replaced by tantalum capacitor and MLCC(multi-layer ceramic capacitor). To obtain optimal and stable operational characteristics of DC/DC converter, controller design method considering characteristics of tantalum capacitor and MLCC is necessary.

In this paper, we compare and analyze different characteristics between tantalum capacitor and MLCC. We also propose a controller design method to make the DC/DC converter stable even under different operating conditions, and prove its effectiveness through simulation and experimental results. In particular we implemented 50W forward DC/DC converter and thereby verified the controller design method through frequency domain response and transient response.


# 1. 서 론

최근 DC/DC 컨버터의 소형화로 스위칭 주파수가 고주파화 되고 있으며, 출력 커패시터는 전해 커패시터에서 Tantal 커패시터와 MLCC로 대체되는 추세이므로 출력 커패시터의 특성을 정확하게 분석하는 것은 DC/DC 컨버터의 동특성 및 안정도 설계에 도움을 준다.


출력 커패시터의 ESR(equivalent serial resistance)과 커패시턴스(capacitance)는 컨버터 동작의 안정성을 결정하는 제어 회로에 상당한 영향을 끼친다. 따라서 Tantal 커패시터와 MLCC의 특성 분석에서 ESR과 커패시턴스의 크기를 정확하게 측정하는 것이 중요하며 특히, 온도변화, DC 바이어스 전압(DC bias voltage)등에 따라 다양한 특성의 변화가 발생하는데 ESR의 경우, 그림 1-1에서 보듯이 두 커패시터 모두 온도변화와 DC 바이어스 전압에 대해 안정적이다. 커패시턴스의 경우, 그림 1-2에서 보듯이 Tantal 커패시터는 온도변화와 DC 바이어스 전압에 대해 안정적이지만 MLCC의 커패시턴스는 DC 바이어스 전압이 증가함에 따라 급격하게 변화하며 크기는 50%까지 감소한다.

DC/DC 컨버터의 출력 전압 리플의 경우, Tantal 커패시터를 사용할 때보다 MLCC를 사용할 때 매우 작은 ESR로 인해 출력 전압 리플이 크게 줄어들 수 있으나 작은 커패시턴스와 작은 ESR 때문에 제어기 설계가 어렵다. 따라서 제어기를 안정적으로 설계하지 않을 경우 동작의 안정성을 확보하기 어려우며, 이로 인하여 출력전압이 불안정해질 수 있다.

이에 본 논문에서는 Tantal 커패시터와 MLCC의 ESR과 커패시턴스를 PSM1735 Impedance/Gain-Phase Analyzer를 이용하여 측정하고, 각각의 특성에 대해 안정적인 보상회로를 설계한 후 제작된 50W급 포워드 DC/DC 컨버터에 적용하여 시뮬레이션 및 실험을 통해 제시한 설계 기법이 타당함을 검증하였다.




(a) Tantal 커패시터




(b) MLCC

그림 1-1 DC 바이어스 전압과 온도 변화에 따른 ESR 안정도<sup>[1]</sup>



(a) Tantal 커패시터



(b) MLCC

그림 1-2 DC 바이어스 전압과 온도 변화에 따른 커패시턴스 안정도<sup>[1]</sup>

## 2. 출력 커패시터의 특성 분석


본 논문에서 출력 커패시터로 Tantal 커패시터는 VISHAY의  $220\mu F/16V \times 4$ 를 사용하였고, MLCC는 MURATA의  $100\mu F/6.3V \times 20$ 를 사용하였다. PSM1735 Impedance/Gain-Phase Analyzer를 이용하여 출력 커패시터의 Impedance를 측정하여 출력 커패시터의 ESR을 구하고, DC 바이어스 전압의 변화에 대한 포워드 DC/DC 컨버터 전원단의 제어 대 출력 전달 함수  $G_{vd}(s)$ 를 측정하여 공진 주파수( $f_0$ )를 구하고 식 (1)로부터 출력 커패시터의 커패시턴스를 구한다.

포워드 DC/DC 컨버터 전원단의 제어 대 출력 전달 함수  $G_{vd}(s)$ 는 3.4에서 상세히 설명하겠다.


$$f_o = \frac{1}{2\pi} \sqrt{\frac{1}{LC}} \dots\dots\dots (1)$$

출력 커패시터의 ESR을 측정한 결과, 그림 2-1에서 보듯이 MLCC의 ESR은  $11m\Omega$ 으로 Tantal 커패시터의 ESR  $64m\Omega$ 보다 1/6 정도 작은 값을 가진다.

그림 2-2는 포워드 DC/DC 컨버터 전원단의 제어 대 출력 전달 함수의 크기 특성을 나타낸다. 표 2-1에서 보듯이 Tantal 커패시터의 경우, DC 바이어스 전압 변화에 대해 공진 주파수는 거의 일정하며 커패시턴스는  $880\mu F(220\mu F/16V \times 4)$ 으로 일정하다. 하지만 MLCC의 경우, DC 바이어스 전압이 증가할수록 공진 주파수는 증가하고 커패시턴스는 감소한다. MLCC의 커패시턴스는 DC 바이어스 전압이  $0.5V$ 일 때  $2000\mu F(100\mu F/6.3V \times 20)$ 에서  $5V$ 일 때  $900\mu F$ 으로 1/2 이상 감소한다.




(a)




(b)

그림 2-1 출력 커패시터의 ESR 측정 결과  
 (a) 출력 커패시터의 Impedance (b) (a)의 확대 파형



(a) Tantal 커패시터



(b) MLCC

그림 2-2 DC 바이어스 전압 변화에 따른 파워드 DC/DC 컨버터의 제어 대 출력 전달 함수

표 2-1 DC 바이어스 전압 변화에 따른 커패시턴스 변화

DC 바이어스 전압	공진주파수		커패시턴스	
	Tantal	MLCC	Tantal	MLCC
5 [V]	2.1 [kHz]	2.1 [kHz]	880 [ $\mu F$ ]	900 [ $\mu F$ ]
4 [V]		2.0 [kHz]		970 [ $\mu F$ ]
3 [V]		1.8 [kHz]		1200 [ $\mu F$ ]
2 [V]		1.6 [kHz]		1500 [ $\mu F$ ]

### 3. 피크 전류 제어 포워드 DC/DC 컨버터

그림 3-1에 피크 전류 제어 포워드 DC/DC 컨버터를 나타내었다. 빠른 출력전압 응답특성을 위해 출력전압 궤환 방법과 전류 트랜스포머(Current Transformer)로 스위치 전류를 감지하여 피크 전류를 제어하는 피크 전류 제어 방법을 사용하였다. 피크전류 제어 방법을 적용할 경우에는 제어를 위해서 사용되는 전류 신호가 부하 전류의 직류성분을 포함하고 있기 때문에 전류제한 효과가 이루어진다. 뿐만 아니라, CCM(continuous current mode)에서 안정되게 동작하도록 설계된 변환기가 부하변동과 같은 여러 가지 원인에 의해서 DCM(discontinuous current mode)이 된 경우에도 그 특성의 변화가 크지 않다는 이점이 있다.

#### 3-1. 포워드 DC/DC 컨버터

그림 3-2는 일반적인 포워드 DC/DC 컨버터의 전원단이며, 트랜스포머 포화를 방지하기 위하여 리셋 권선(N3)을 사용하였다. 전원단의 필터 인덕터 값은 인덕터 전류 리플의 최대값이 부하 전류의 40%를 넘지 않는 범위에 있도록 설계하였다. 출력 필터의 커패시터 값은 출력 전압에서의 리플이 충분히 작게 되도록 설계하였다. 시뮬레이션 및 실험에 사용한 포워드 DC/DC 컨버터의 파라미터는 표 3-1과 같다. 전원단의 반도체 소자는 동작 상태에서 최대 전압, 전류를 고려하여 주스위치(Q)

는 RFP40N10을 사용하였고, 순방향 다이오드(D1)과 환류 다이오드(D2)는 STPS40L45CT, 리셋 회로의 환류 다이오드(D3)는 MBRS4201T3를 사용하였다.




그림 3-1 피크 전류 제어 포워드 DC/DC 컨버터




그림 3-2 포워드 DC/DC 컨버터

표 3-1 포워드 DC/DC 컨버터의 파라미터

Parameter	Value
입력 전압 $V_s$	28 [V]
출력 전압 $V_o$	5 [V]
스위칭 주파수 $f_s$	200 [kHz]
변압비 ( $N_1 : N_2 : N_3$ )	1 : 1 : 1
저항 부하 R	0.5 [ $\Omega$ ]
인덕터 L	6.5 [ $\mu F$ ]
커패시터 C	900 [ $\mu F$ ]

### 3-2. 전류 루프 설계

피크 전류 제어 방법에서는 스위치 전류를 출력 전압 제어에 사용하므로, 전류를 감지하기 위한 회로를 필요로 한다. 전류 감지 회로는 크게 스위치 전류를 감지하는 전류 트랜스포머(CT), 감지된 전류를 전압 성분으로 바꾸기 위한 감지 저항( $R_s$ ), 전류 트랜스포머의 자화 인덕턴스(magnetizing inductance)를 리셋(reset)시키기 위한 제너 다이오드로 구성된다. 이렇게 전류 트랜스포머를 사용해서 전류를 감지하는 방법은 감지된 신호의 크기를 임의로 만들 수 있고, 감지 회로에 의해서 발생하는 손실이 적으며, 다른 전류 감지 방법에 비해 쉽게 구현이 가능한 이점이 있다. 전류 감지 회로(current sensing network, CSN)의 이득은 감지된 신호의 크기가 비교기의 허용 가능한 입력 범위 안에 있도록 하기 위해 0.065로 결정하였다.

외부 램프의 추가 없이 순수한 스위치 전류만을 사용하는 전류 제어 변환기를 구성하면  $D > 0.5$ 인 경우 컨버터가 불안해질 수 있다. 따라서 모든  $D$ (duty-ratio)의 구간에 대해서 컨버터가 안정하게 동작하도록 하기 위해 감지된 스위치 전류 신호에 외부에서 램프 신호를 추가하여 제어에 사용한다. 이 경우 외부 램프의 기울기가 전류 루프가 연결된 컨버터의 제어 대 출력 전달 함수의  $fs/2$ 에서의 피킹(peaking)을 결정하고, 피크 전류 제어 컨버터 전체의 특성에 중요한 영향을 미치므로 외부 램프의 기울기(external ramp slope,  $S_e$ )를 결정하는 것이 전류 제어 루프의 설계에 매우 중요하다. 실험에 사용된 외부 램프의 기울기는 제

어 대 출력 전달 함수의 fs/2에서의 damping(Qp)이 0.3이 되도록 결정하였다. 외부 램프 신호는 UC1823 PWM 제어 IC를 사용하여 구현하였다. 그림 3-3은 전류 감지 회로와 외부 램프 발생 회로를 포함하는 전류 루프 회로를 나타내고, 전류 루프의 파라미터는 표 3-2와 같으며, 다음의 식에 의해서 구해진다.

$$\text{CSN의 이득} : R_i = \frac{R_s}{n} \cdot \frac{R_m}{R_f + R_m} \dots\dots\dots (2)$$

전류 감지 회로 전압 + 외부 램프 전압 :

$$V_p = \frac{R_m}{R_f + R_m} V_{sensed} + \frac{R_f}{R_f + R_m} V_{ramp} \dots\dots\dots (3)$$

$$\text{damping} : Q_p = \frac{1}{\pi(m_c D' - 0.5)} \dots\dots\dots (4)$$

$$m_c = 1 + \frac{S_c}{S_n} \dots\dots\dots (5)$$

그림 3-4에 피크 전류 제어의 원리를 나타내었다. 일정한 펄스(Constant frequency pulse)에 의해 스위치 온 되고, 외부 램프 전압(Vramp)과 전류감지회로를 통해서 감지된 스위치 전류(Vsensed)를 더한 전압이 컨트롤 전압(Vc)과 만나는 점에서 스위치 오프 되어 PWM 신호를 발생시킨다.

표 3-2 전류 루프 설계 파라미터

Parameter	Value
$R_s$	$11.5[\Omega]$
$R_f$	$10[k\Omega]$
$R_m$	$3[k\Omega]$
CT 권선비 n	40
$V_{sensed}$ 상승기울기 $S_n$	$1.3/T_s$
$V_{ramp}$ 상승기울기 $S_e$	$1/T_s$




그림 3-3 피크 전류 제어 회로도




그림 3-4 피크 전류 모드 제어의 원리

### 3-3. 전압 보상 회로 설계

그림 3-5에 요구되는 전압 보상 회로를 나타내었다. 그림 3-5의 회로는 3개의 극점과 2개의 영점을 가지는 구조로 Tantal 커패시터의 경우, 첫 번째 극점은 ESR 영점의 효과를 상쇄시키기 위해서 ESR 영점 위치에, 그리고 스위칭 노이즈를 감쇄시키기 위해서 두 번째 극점을  $f_s/2$  부근에 위치시켰다. 또한 첫 번째 영점은 변환기가 조건부 안정화되는 것을 방지하기 위해서 공진 주파수 바로 앞에 위치시키고, 두 번째 영점은 공진 주파수의 이중 극점에서 감쇄된 위상을 보상해서 변환기가 충분한 위상 마진으로 우수한 동특성을 가지게 하기 위해서 공진 주파수 조금 이후에 위치시켰다. MLCC의 경우, Tantal 커패시터의 경우와 동

일하게 설계하게 되면 매우 작은 ESR과 변동이 큰 커패시턴스 때문에 첫 번째 극점의 위치가 크게 변하므로 노이즈에 민감해지고, 동작이 불안정해진다. 그래서 MLCC의 경우에는 첫 번째 극점을 ESR 영점 위치의 1/10 정도에 위치시켜 포워드 DC/DC 컨버터가 안정적으로 동작하도록 설계하였다.

표 3-3은 출력 커패시터의 특성을 고려하여 설계한 전압 보상 회로의 영점과 극점 값들을 나타내고 있다. 스위칭 주파수는 200kHz로 설정하였으며 ESR 영점 주파수는 식 (6)을 통해서 구할 수 있다.

여기서  $R_c$ 는 출력 커패시터의 ESR이며 Tantal 커패시터의 ESR은  $16m\Omega(64m\Omega/4)$ 이고 MLCC의 ESR은  $0.55m\Omega(11m\Omega/20)$ 이다.

표 3-3에서 Tantal 커패시터와 MLCC의 ESR 영점 주파수가 크게 차이나는 것을 알 수 있으며 MLCC를 적용할 경우, 첫 번째 극점을 ESR 영점 주파수의 1/10 에 위치시켜 컨버터가 안정적으로 동작할 수 있도록 하였다. 이때, 적분기 이득(Km)은 50,000으로 설정하였다.

전압 보상 회로의 전달함수는 식 (7)과 같으며, 설계 된 극점과 영점 주파수를 적용하여 식 (8)(9)(10)(11)(12)에 의해 표 3-4와 같이 전압 보상 회로의 파라미터를 결정할 수 있다. 그림 3-6에 Outer 루프 이득 상에서의 전압 보상 회로의 극점과 영점 주파수를 나타내었다.

$$f_{esr} = \frac{1}{2\pi} \frac{1}{R_c C} \dots\dots\dots (6)$$

$$F_v(s) = \frac{K_m (1 + s/\omega_{z1})(1 + s/\omega_{z2})}{s(1 + s/\omega_{p1})(1 + s/\omega_{p2})} \dots\dots\dots (7)$$

$$K_m = \frac{1}{R_2(C_2 + C_3)} \dots\dots\dots (8)$$

$$\omega_{p1} = \frac{1}{R_1 C_1} \dots\dots\dots (9)$$

$$\omega_{p2} = \frac{1}{R_3(C_2 \parallel C_3)} \dots\dots\dots (10)$$

$$\omega_{z1} = \frac{1}{R_3 C_3} \dots\dots\dots (11)$$

$$\omega_{z2} = \frac{1}{(R_1 + R_2)C_1} \dots\dots\dots (12)$$






그림 3-5 3-극점 2-영점을 가지는 전압 보상 회로

표 3-3 전압 보상 회로의 극점과 영점 주파수

Parameter	Value	
	Tantal	MLCC
스위칭 주파수( $f_s$ )	200 [kHz]	
공진 주파수( $f_o$ )	2.1 [kHz]	
ESR영점 주파수( $f_{esr}$ )	12 [kHz]	354 [kHz]
극점1 주파수( $f_{p1}$ )	12 [kHz]	30 [kHz]
극점2 주파수( $f_{p2}$ )	100 [kHz]	
영점1 주파수( $f_{z1}$ )	1.7 [kHz]	
영점2 주파수( $f_{z2}$ )	7.6 [kHz]	

표 3-4 전압 보상 회로의 파라미터

Parameter	Value	
	Tantal	MLCC
R1	5.6 [kΩ]	1 [kΩ]
R2	4.3 [kΩ]	
R3	20 [kΩ]	
C1	2.2 [nF]	4.7 [nF]
C2	82 [pF]	
C3	4.7 [nF]	




그림 3-6 Outer 루프 이득 상의 전압 보상 회로의 극점과 영점

### 3-4. 포워드 DC/DC 컨버터의 동특성 해석

포워드 DC/DC 컨버터의 전원단을 소신호 등가 회로로 바꾸고, 전압과 전류 루프를 각각의 전달 함수들로 표현하면 그림 3-7과 같은 블록 다이어그램을 얻을 수 있다. 여기서  $R_i$ 는 3.2에서 이미 결정된 전류 감지 회로 이득이고,  $F_m$ 은 모듈레이터의 이득이다. 전류 제어 변환기는 크게  $T_i$ 로 표시되는 스위치 전류를 케환한 전류 루프와  $T_v$ 로 표시되는 변환기의 출력 전압을 케환한 전압 루프로 구성된다. 각각의 루프 이득은 아래와 같이 구해진다.

$$\text{전류 루프 : } T_i(s) = G_{id}(s) \cdot R_i \cdot F_m \quad \dots\dots\dots (13)$$

$$\text{전압 루프 : } T_v(s) = G_{vd}(s) \cdot F_v(s) \cdot F_m \quad \dots\dots\dots (14)$$

전원단의  $G_{id}(s)$   $G_{vd}(s)$ 는 아래의 수식에 의해서 구해진다.

$$G_{id}(s) = V_s \frac{1 + S/\omega_{zi}}{1 + S/Q\omega_0 + S^2/\omega_0^2} \quad \dots\dots\dots (15)$$

$$G_{vd}(s) = V_s \frac{1 + S/\omega_{esr}}{1 + S/Q\omega_0 + S^2/\omega_0^2} \quad \dots\dots\dots (16)$$

$$\omega_{zi} = \frac{1}{CR} \dots\dots\dots (17)$$

$$Q = R \sqrt{\frac{C}{L}} \dots\dots\dots (18)$$

$$\omega_{esr} = \frac{1}{CR_c} \dots\dots\dots (19)$$

$$\omega_0 = \frac{1}{\sqrt{LC}} \dots\dots\dots (20)$$

모듈레이터의 이득  $F_m$ 은 다음과 같다.

$$F_m = \frac{1}{T_s} \frac{1}{S_n + 2S_e} \dots\dots\dots (21)$$

전류 제어 컨버터에서는 여러 가지 루프이득이 정의 될 수 있는데 전류 루프가 닫힌 상태에서 “O”에서 측정된  $T$  라는 새로운 루프 이득을 정의하면,  $T$  에서 전류 제어 컨버터의 상대 안정도에 대한 가치 있는 정보를 얻을 수 있다.  $T$ 는 폐전류 루프의 바깥에서 측정되므로 일반적으로 outer 루프 이득이라 일컫어진다. outer 루프 이득은 아래와 같이 구해진다.

$$T(s) = \frac{T_v(s)}{1 + T_i(s)} \dots\dots\dots (22)$$




그림 3-7 피크 전류 제어 포워드 DC/DC 컨버터의 제어 블록 다이어그램

## 4. 시뮬레이션 및 실험결과

### 4-1. 주파수 영역 특성

그림 4-1은 outer 루프 이득 측정을 위한 PSIM 시뮬레이션 회로이다. 전류 루프는 동일하게 적용하였으나 전압 보상 회로는 Tantal 커패시터와 MLCC의 커패시턴스와 ESR 특성을 고려하여 설계한 보상 회로를 적용하였다. 실제 제작된 포워드 DC/DC 컨버터의 outer 루프 이득은 PSM1735 Impedance/Gain-Phase Analyzer를 이용하여 측정하였다. outer 루프 이득 측정 주파수 범위는 100Hz에서 100kHz로 설정하였다. 표 4-1에 시뮬레이션과 실험에 적용한 파라미터를 나타내었다. 그림 4-2와 그림 4-3은 피크 전류 제어 포워드 DC/DC 컨버터 outer 루프 이득의 크기와 위상 특성의 시뮬레이션과 실험 결과이다. Tantal 커패시터와 MLCC의 크기 특성은 0dB 교차 주파수가 20kHz로 시뮬레이션과 실험 결과가 잘 일치한다. 위상 특성은 시뮬레이션과 실험 값이 다소 차이가 있지만, 대체적인 특성은 일치한다. 그리고 outer 루프 이득의 위상 여유는 Tantal 커패시터의 경우 90deg이고 MLCC의 경우 73deg 정도로 설계된 컨버터가 매우 안정되고, 우수한 동특성을 가질 것이라 예측할 수 있다.






그림 4-1 Outer 루프 이득 측정을 위한 PSIM 시뮬레이션 모델

표 4-1 시뮬레이션 및 실험에 적용된 파라미터

동일한 파라미터			
Vs	28 [V]	C2	82 [pF]
Ro	0.5 [ $\Omega$ ]	C3	4.7 [nF]
R2	4.3 [ $\Omega$ ]	L	6.5 [ $\mu$ H]
R3	20 [k $\Omega$ ]	Vref	4 [V]
Rx	17.2 [k $\Omega$ ]	Vramp	2.4 [V]
변압비(N1:N2)	1 : 1	전류이득(ISEN)	0.065
동일하지 않은 파라미터			
	Tantal 커패시터	MLCC	
Co	880 [ $\mu$ F] 220 $\mu$ F/16V $\times$ 4	900 [ $\mu$ F] 100 $\mu$ F/6.3V $\times$ 20	
Rc(ESR)	16 [m $\Omega$ ]	0.55 [m $\Omega$ ]	
R1	5.6 [k $\Omega$ ]	1 [k $\Omega$ ]	
C1	2.2 [nF]	4.7 [nF]	




(a) 크기 특성




(b) 위상 특성

그림 4-2 Outer 루프 이득 (Tantal 커패시터)



(a) 크기 특성



(b) 위상 특성


그림 4-3 Outer 루프 이득 (MLCC)

## 4-2. 시간 영역 특성


제시한 설계 기법이 타당함을 검증하기 위해서 주파수 특성을 기반으로 스텝 부하 변화에 대한 출력 전압의 안정도를 나타내는 스텝 응답과 출력 전압의 리플을 측정하고 비교/분석 하였다.

그림 4-4는 부하가 8A와 2A를 교대로 변할 때의 출력 전압의 스텝 응답을 나타낸다. 그림 4-4에서 보듯이 Tantal 커패시터와 MLCC는  $250\mu s$ 의 동일한 세틀링 타임(settling time)을 가지고 출력 전압의 오버 슈트(over shot)와 언더 슈트(under shot)는  $150mV$  내외로 유사한 스텝 응답 특성을 가진다. 하지만 Tantal 커패시터의 ESR 영점 주파수는 교차 주파수보다 작고 MLCC의 ESR 영점 주파수는 교차 주파수보다 크기 때문에 출력 전압의 오버 슈트와 언더 슈트의 형태가 다르다.

그림 4-5는 출력 전압의 리플을 나타낸다. 그림 4-5에서 보듯이 출력 커패시터로써 Tantal 커패시터를 사용할 때 보다 MLCC를 사용 할 때 출력 전압의 리플이 매우 작다. 이는 MLCC의 ESR이 Tantal 커패시터에 비해서 매우 작기 때문이다.




(a) Tantal 커패시터




(b) MLCC

그림 4-4 출력 전압 스텝 응답



(a) Tantalum 커패시터



(b) MLCC

그림 4-5 출력 전압 리플

## 5. 결 론

본 논문에서는 출력 커패시터(Tantal 커패시터와 MLCC)의 커패시턴스와 ESR 특성을 분석하고 각각의 출력 커패시터의 특성에 적합한 전압 보상 회로 설계 기법을 제안하였다.

출력 커패시터의 ESR과 커패시턴스 특성 분석 결과, MLCC는 Tantal 커패시터에 비해서 ESR값이 1/6 정도 작으며, DC 바이어스 전압의 증가에 따라 커패시턴스 값이 크게 감소하는 특성을 가지고 있으므로 충분한 커패시턴스 값을 얻기 위해서는 많은 커패시터를 병렬로 구성하여야 한다. 이는 MLCC의 ESR 값을 더욱 작게 만들게 되므로 제어기 설계 시 세심한 주의가 필요하다.

각각의 출력 커패시터의 특성을 고려하여 안정적인 전압 보상 회로를 설계하였다. 특히, 3개의 극점과 2개의 영점을 가지는 구조의 전압 보상 회로에서 첫 번째 극점의 위치가 중요하다. Tantal 커패시터의 경우, 첫 번째 극점을 ESR 영점 주파수에 위치시켜서 ESR 영점의 효과를 상쇄시키고 MLCC의 경우, 매우 작은 ESR 때문에 ESR 영점 주파수가 상당히 커지므로 첫 번째 극점을 ESR 영점 주파수의 1/10 정도에 위치시켜서 불안정한 동작을 해결하였다.

이에 본 논문에서는 설계한 전압 보상 회로를 실제 설계/제작한 50W 급 파워드 DC/DC 컨버터에 적용하여 주파수 특성과 시간 영역 특성을 확인하였다. 루프 이득을 측정하여 폐루프 파워드 DC/DC 컨버터의 안정성과 동특성의 우수함을 확인하고 전기 부하를 사용한 스텝 부하 응답 실험을 통해서 제시한 설계 기법이 타당함을 검증하였다.

## 참 고 문 헌

- [1] R. Faltus, Z. Flegr, R. Sponar, M. Jane and T. Zednicek, "DC/DC converter output capacitor benchmark", AVX Technical Information.
- [2] John D. Prymak, Mike Randall, Peter Blais and Bill Long, "Why that 47uF capacitor drops to 37uF, 30uF, or lower", KEMET Electronics Corp. Technical Papers, March, 2008.
- [3] John D. Prymak, "Comparison of ceramic and tantalum capacitors", KEMET Electronics Corp. Technical Papers, November, 2008.
- [4] Chongming Qiao, Jason Zhang, Parviz Parto and David Jauregui, "Output capacitor comparison for low voltage high current application", IEEE PESC 35th Annual, Vol.1, pp.622- 628, April, 2004.
- [5] 임원석, 최병조, "전류 제어 비대칭 하프 브릿지 직류-직류 컨버터의 동특성 해석 및 제어회로 설계", 전력전자학회 하계학술대회, pp.337-340, 2003.
- [6] Rais Miftakhutdinov, "Compensating DC/DC converters with ceramic output capacitors", Texas Instruments On-Line Training, July, 2005.
- [7] A. Abou-Alfotouh, A. Lotfi and M. Orabi, "Compensation circuit design considerations for high frequency DC/DC buck converters

with ceramic output capacitors”, IEEE APEC 22th Annual, pp.736-742, Feb. 25 - March 1, 2007.

- [8] P. Vasina and C. Kotrba, "Benchmark of tantalum versus ceramic capacitors", AVX Technical Information.
- [9] Jeffrey Cain and Ph. D., "Comparison of multilayer ceramic and tantalum capacitors", AVX Technical Information.
- [10] Brian Lynch and Kurt Hesse, "Under the hood of low-voltage DC/DC converters", Texas Instruments On-Line Training, Sep, 2003.



## 감사의 글

대학원까지 18년간의 배움을 밑거름으로 학위 논문이라는 열매에 마침표를 찍고 나니 더할 수 없는 성취감을 느낍니다. 학문적으로 많이 부족했던 저에게 2년간의 대학원 과정은 전력전자분야의 엔지니어로서 다시 태어나게 만들어 주었습니다. 특히 김인동, 노의철 교수님의 열정적인 학문연구 자세와 인격적인 모습은 저에게 엔지니어의 본보기가 되어 주셨습니다. 그리고 전기연구원의 위촉연구생으로서 근무하면서 부족한 점이 많았던 저에게 많은 가르침을 주셨던 백주원, 김종현 박사님, 류명효, 하석진, 정경진 선임 연구원, 김호성 학형께 감사드립니다. 이러한 가르침을 바탕으로 항상 성실하게 노력하여 기대에 어긋나지 않는 사람이 되도록 하겠습니다. 가르침을 받는 것이 저에게는 받는 것이 저에게는 무한한 기쁨이었고, 기대에 어긋나지 않도록 항상 노력하는 사람이 되고자 합니다. 아울러 평상시 많은 학문적 지도를 해주신 전기공학과 교수님들께도 깊이 감사드립니다.

박사과정의 바쁜 생활 속에서도 대학원 과정 동안 항상 애정 어린 관심과 학문적 지도, 인생 상담까지 두루 두루 조언을 아끼지 않아주신 김진영, 박해영, 정재현 학형, 학부와 대학원 생활동안 든든한 후원자가 되어 준 동기 김상일, 손예, 송웅협, 조원우 학형, 배울 점이 많았던 후배 김슬기, 이종규 학형과 부푼 꿈을 품고 대학원에 진학하는 김학수, 권창근, 안기정, 유영도, 이창렬, 이수형 학형에게 감사의 말을 전합니다.

마지막으로 이 시간에도 저를 걱정하고 계실 부모님과 비록 몸은 떨어져 있지만 항상 저의 버팀목이 되어준 형에게 이 자리를 빌어서 고맙다고, 사랑한다고 말하고 싶습니다. 이 외에 일일이 말씀 드릴 수는 없지만 저를 믿고 도움을 주신 모든 분들에게 감사드리며 이 논문을 바칩니다.

