HVDC 시스템의 다이리스터 밸브 성능 시험을 위한 새로운 합성시험회로
- Abstract
- Synthetic Test Circuit (STC) system for thyristor valve of current-type High Voltage Direct Current (HVDC) typically consists of a low-voltage high-current and high-voltage low-current source. In order to provide the isolation between each source, STC comprises the auxiliary valve that has same or over the voltage and current rating of test thyristor valve. To ensure that auxiliary valve is turned off, the auxiliary source to apply reverse voltage to auxiliary valve at turn-off instant is used. This paper describes of new high-current source for minimizing turn-off time of auxiliary valve. The proposed system consists of two chopper, auxiliary valve, auxiliary IGBT, diode, resistor, and capacitor. Based on the computer simulation and the experiment with scaled hardware system, proposed system is conformed validity.
- Issued Date
- 2015
- Awarded Date
- 2015. 8
- Type
- Dissertation
- Publisher
- 부경대학교 대학원
- Affiliation
- 부경대학교 전기공학과
- Department
- 대학원 전기공학과
- Advisor
- 노의철
- Table Of Contents
- 목 차
List of Figures ⅳ
List of Tables ⅶ
Abstract 1
1. 서 론 2
2. IEC60700-1시험 파형 정의 5
2.1 IEC60700-1 개요 5
2.2 시험 파형의 정의 7
2.2.1 6펄스 다이리스터 컨버터 7
2.2.2 다이리스터 밸브의 구조 10
2.3 IEC60700-1-9:Periodic firing and extinction tests 11
2.3.1 Maximum continuous operating duty test 13
2.3.1.1 Maximum continuous firing voltage test 14
2.3.1.2 Maximum continuous recovery voltage test 15
2.3.2 Maximum temporary operating duty test 16
2.3.3 Minimum a.c. voltage test 18
2.3.3.1 Minimum delay angle 19
2.3.3.2 Minimum extinction angle 20
2.3.4 Temporary undervoltage test 22
2.3.5 Intermittent direct current test 23
3. 기존의 합성시험회로 26
3.1 ABB사의 합성시험회로 27
3.1.1 ABB사 합성시험회로의 구조와 동작 원리 27
3.1.2 ABB사 합성시험회로의 실험 파형 분석 31
3.2 Siemens사의 합성시험회로 34
3.2.1 Siemens사 합성시험회로의 구조와 동작 원리 34
3.2.2 Siemens사 합성시험회로의 시뮬레이션 파형 분석 35
3.3 Areva사의 합성시험회로 37
3.3.1 Areva사 합성시험회로의 구조와 동작 원리 37
3.3.2 Areva사 합성시험회로의 시뮬레이션 파형 분석 39
3.4 기존 합성시험회로의 비교 분석 40
4. 고효율 합성시험회로 41
4.1 고효율 합성시험회로의 구성과 동작 원리 41
4.1.1 고효율 합성시험회로 41
4.1.2 고효율 합성시험회로의 동작 원리 43
4.1.2.1 저전압-대전류원 회로의 동작 원리 44
4.1.2.2 저전류-고전압원 회로의 동작 원리 46
4.2 설계 방법 및 절차 50
4.2.1 합성시험회로 설계 시 고려 사항 50
4.2.2 저전압-대전류원 회로 설계 52
4.2.3 저전류-고전압원 회로 설계 57
4.3 시뮬레이션 및 실험 파형 63
4.3.1 축소 모형에 대한 시뮬레이션 65
·9.3.1 Maximum continuous operating duty tests 65
·9.3.2 Maximum temporary operating duty test(α=90[°]) 66
·9.3.3 Minimum a.c. voltage tests 67
·9.3.4 Temporary undervoltage test 68
·9.3.5 Intermittent direct current tests 68
4.3.2 축소 모형에 대한 실험 파형 70
·9.3.1 Maximum continuous operating duty tests 71
·9.3.2 Maximum temporary operating duty test(α=90[°]) 72
·9.3.3 Minimum a.c. voltage tests 73
·9.3.4 Temporary undervoltage test 74
·9.3.5 Intermittent direct current tests 75
5. 보조 전원이 개선된 합성시험회로 77
5.1 보조 전원이 개선된 합성시험회로의 구성과 동작 원리 77
5.1.1 보조 전원이 개선된 합성시험회로 77
5.1.2 보조 전원이 개선된 합성시험회로의 동작 원리 78
5.2 설계 방법 및 절차 83
5.2.1 보조 전원 회로 설계 절차 83
5.3 시뮬레이션 및 실험 파형 86
5.3.1 축소 모형에 대한 시뮬레이션 88
·9.3.1 Maximum continuous operating duty tests 88
5.3.2 축소 모형에 대한 실험 파형 90
·9.3.1 Maximum continuous operating duty tests 91
6. 결 론 93
Reference 95
부 록 102
- Degree
- Doctor
- Files in This Item:
-
-
Download
HVDC 시스템의 다이리스터 밸브 성능 시험을 위한 새로운 합성시험회로.pdf
기타 데이터 / 12.26 MB / Adobe PDF
-
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.