단상 풀브리지 인버터를 이용한 전류형 HVDC Valve 합성시험회로
- Alternative Title
- Synthetic Test Circuit for LCC-HVDC Valve with Single-Phase Full-Bridge Inverter
- Abstract
- 본 논문에서는 기존 STC를 간소화하여 규모 및 투자비용 절감 등의 목적으로 저전압 대전류원을 개선한 새로운 방식의 STC를 제안하였다. 제안한 방식은 저전압 대전류원 회로의 보조 사이리스터를 턴-오프하기 위해 구성되는 턴-오프 보조회로 또는 보조 구성품들을 제거하고 단상 풀브리지 인버터를 적용하여 보조 사이리스터를 턴-오프하는 것을 특징으로 한다. 제안한 방식에 대한 모드별 동작 원리를 해석하고 시뮬레이션 및 실험을 통하여 제안하는 방법의 타당성을 검증하였다.
- Issued Date
- 2015
- Awarded Date
- 2015. 8
- Type
- Dissertation
- Publisher
- 부경대학교 대학원
- Alternative Author(s)
- Cho Han Je
- Affiliation
- 전기공학과
- Department
- 대학원 전기공학과
- Advisor
- 노의철
- Table Of Contents
- 1. 서 론 1
2. 기존의 합성시험회로 6
2-1. 일반적인 합성시험회로의 구성 6
2-2. 일반적인 합성시험회로의 동작원리 8
2-3. 기존의 합성시험회로 분석 13
3. 새로운 합성시험회로 제안 16
3-1. 새로운 합성시험회로의 구성 16
3-2. 새로운 합성시험회로의 동작원리 18
4. 시뮬레이션 분석 23
4-1. 시뮬레이션 파라미터 설계 23
4-2. 시뮬레이션 결과 파형 26
4-3. IEC 시험규격에 따른 시뮬레이션 결과 파형 31
5. 축소모형 실험 40
5-1. 축소모형의 구성 40
5-2. 축소모형 실험 결과 파형 42
6. 결 론 48
참고문헌 50
- Degree
- Master
- Files in This Item:
-
-
Download
단상 풀브리지 인버터를 이용한 전류형 HVDC Valve 합성시험회로.pdf
기타 데이터 / 5.37 MB / Adobe PDF
-
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.