부궤환 역할을 하는 커패시터를 포함한 두 개의 부궤환 위상고정루프
- Alternative Title
- A phase-locked loop having two negative-feedback loops involving a capacitor working effectively as the negative-feedback function
- Abstract
- In this thesis, We propose a phase-locked loop having negative-feedback loops involving a capacitor working effectively as the negative-feedback function. A behavior of the capacitor, which is controlled by a switch operated by high frequency signal, dramatically suppress reference spur and also improve a phase noise characteristic. A frequency-voltage converter is introduced to make the PLL more stable, resulting in much better phase noise characteristic. The proposed phase-locked loop has been fabricated in a 0.18μm CMOS process and proved by HSPICE simulation.
- Author(s)
- 박종윤
- Issued Date
- 2014
- Awarded Date
- 2014. 2
- Type
- Dissertation
- Publisher
- 부경대학교
- URI
- https://repository.pknu.ac.kr:8443/handle/2021.oak/1516
http://pknu.dcollection.net/jsp/common/DcLoOrgPer.jsp?sItemId=000001966925
- Alternative Author(s)
- Park, Jong Yoon
- Affiliation
- 대학원
- Department
- 대학원 전자공학과
- Advisor
- 최영식
- Table Of Contents
- Abstract
Ⅰ. 서론 1
Ⅱ. 위상고정루프의 기본 이론 3
2.1 위상고정루프의 구조 및 이론 4
2.2 기본 블록들의 동작특성 5
2.2.1 위상 검출기 7
2.2.2 전하펌프와 루프필터 9
2.2.3 전압 제어 발진기 10
2.2.4 주파수 분주기 10
2.3 전하펌프 위상 고정 루프의 선형적 분석 11
Ⅲ. 부궤환 역할을 하는 커패시터를 포함한 두 개의 부궤환 위상고정루프 설계 16
3.1 제안한 위상고정루프의 구조 16
3.2 부궤환 역할을 하는 커패시터 해석 17
3.3 잡음 해석 22
3.4 회로 설계 27
3.4.1 위상-주파수 검출기 27
3.4.2 전하 펌프 29
3.4.3 전압제어 발진기 31
3.4.4 주파수-전압 변환기 33
3.4.5 주파수 분주기 36
3.5 루프필터 스위치 타이밍에 대한 고찰 37
3.5.1 스위치 타이밍의 영향 37
3.5.2 공정변화에 대한 스위치 타이밍 39
Ⅳ. 시뮬레이션 결과 42
4.1 시뮬레이션 결과 42
Ⅴ. 결론 47
참고문헌 48
- Degree
- Master
-
Appears in Collections:
- 대학원 > 전자공학과
- Authorize & License
-
- Files in This Item:
-
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.