낮은 지터를 갖는 지연고정루프를 이용한 클럭 발생기

Abstract

최근 시스템의 동작속도가 비약적으로 발전함에 따라, 초고속 시스템의 적절하고 안정적인 동작을 유지하기 위해 주파수 합성기 성능의 진보는 필수적인 것이 되었다. 특히 통신 시스템과 DSP, CPU, 메모리와 같은 전자 시스템에서 주파수 합성기는 매우 중요한 부분을 차지하고 있다. CPU나 DSP와 같은 고속 프로세서에서는 디지털 회로의 동작 속도와 일치하는 높은 주파수의 클럭 신호를 필요로 한다. 그러나 칩들 사이의 직접적인 인터페이스에서 깨끗한 클럭 신호를 얻는 것은 매우 어렵기 때문에 외부의 클럭 신호를 입력으로 받아 칩 내부에서 깨끗한 클럭 신호를 발생시키는 회로가 필요하다. 일반적으로 이러한 신호 발생기로서 위상고정루프 (Phase-locked loop)가 가장 많이 이용된다. 현재 거대한 수익 시장을 가지고 있는 디지털 칩의 경우, 높은 주파수의 신호를 처리하기 하기 위해선 매우 깨끗한 클럭 신호가 필요하다. 이러한 클럭 신호는 국부발진기에 의해서 공급되며, 국부발진기의 잡음 성능은 칩 동작에 있어서 결정적인 영향을 미친다. 그러나 위상고정루프의 경우 VCO (Voltage Controlled Oscillator)를 사용한 폐루프 피드백 구조이기 때문에 고차 시스템의 되어 설계하기가 어려우며, 동작이 안정되었을 때 PVT (process, voltage, temperature) 값들에 의해서 루프 대역폭이 쉽게 변화 될 수 있으며, 고정시간이 늦고, 특히 VCO에서 지터가 축적되는 단점들이 있다. 특히 요즘 모든 시스템을 하나의 칩에 집적화 하는 시스템온칩 (System on a Chip; SOC)의 추세로 나가는 지금, 잡음이 작고, 높은 주파수를 가진 클럭 신호를 합성하는데 필요한 VCO는 하나의 칩으로 집적화 하는데 있어서 걸림돌이 되고 있다. 고속 시스템에서는 칩 간의 인터페이스에서 발생하는 클럭 신호의 지연되는 양을 무시할 수 없으며, 이러한 지연이 각 칩 간의 데이터 전송 시 심각한 타이밍 문제를 발생 시킬 수 있기 때문에 100MHz 이상의 고속 시스템에서는 위상고정루프에 비해 좀 더 안정적인 지연고정루프를 사용한 동기회로가 이용된다. 지연고정루프는 VCO대신 VCDL을 사용하는 동시에 일차 시스템이기 때문에 항상 안정하며 지터의 축적이 없고, 빠른 고정 시간을 갖는 장점이 있다. 그러나 시스템이 요구하는 높은 주파수를 가진 출력 신호를 만들기가 어렵다는 단점이 있다. 지연고정루프로 높은 주파수를 가진 출력 신호를 만들기 위해 주파수 체배기를 사용하였다[1]. 지연고정루프가 위상고정루프에 비해 구조적으로 작은 지터 값을 가지고 있으나, 더 작은 지터 값을 가지도록 하는 다양한 구조의 지연고정루프가 연구 되고 있다. 위상고정루프를 사용하여 높은 주파수를 가지는 신호를 출력하는 구조는 위상고정루프에서 사용되는 VCDL 지연소자간의 지연시간 불일치가 지터의 원인이 된다. 이러한 불일치를 최소화하고 지터 값을 더 줄이기 위해 여러 가지 구조가 발표되고 있다. 디지털 방식으로 위상고정루프의 지터를 줄이는 구조도 연구 되었다[2-4]. 디지털 방식으로 지터를 줄이는 구조는 지연소자의 최소 지연 값에 의해 지터의 최저 값이 결정되므로 지터를 줄이기 위해서는 작은 지연 값을 가지는 지연소자를 만들어야 하므로 전력 소모가 늘어날 수 있다. 각 지연단의 지연 시간 불일치를 줄이기 위해 여러 개의 위상검출기도 사용되었다[5]. 여러 개의 위상 검출기를 사용하므로 각 위상검출기는 똑같은 결과를 나타내어야 한다. 논문 [5]에 사용된 위상검출기는 공정 변화에 민감한 구조이므로, 공정 변화에 따라 각 위상 검출기의 출력 값이 달라 질 수 있어, 설계할 때나 레이아웃 할 때 세심한 주의가 필요하다. 본 논문에서는 이미 발표된 높은 주파수의 출력 신호를 만들 수 있는 지연고정루프의 구조를 개선한 것이다. 100MHz 입력 신호로 1GHz의 높은 주파수를 가진 신호를 만들기 위해 주파수 체배기를 사용하였다. 공정 변화에 덜 민감한 개선된 구조의 VCDL을 이용하여 각 지연단의 위상변화를 보상하고, 지연고정루프의 지터를 줄여 보다 정확한 출력을 낼 수 있는 구조의 클럭 발생기를 제안한다.