자기잡음제거 전압제어발진기를 이용한 위상고정루프
- Alternative Title
- A Phase-Locked Loop with a Self-Noise Suppressing Voltage Controlled Oscillator
- Abstract
- 최근 이동통신의 발전과 더불어 가정에서도 홈 네트워킹을 할 수 있는 유비쿼터스 시대가 도래하고 있다. 이에 마이크로프로세서, 메모리, 블루투스와 같이 다양한 영역에서 고주파로 동작하며 고속의 주파수 응답 특성을 가짐과 동시에, 전체 시스템의 안정적인 동작을 유지하기 위해서 작은 위상잡음(phase noise)특성의 클록 합성기가 필요하게 되었다. 이에 일반적으로 폐루프 피드백 구조의 전압 제어 발진기(Voltage Controlled Osicillator : VCO)를 사용한 위상고정루프(Phase Locked Loop : PLL)를 기반으로 한 클록 합성기가 많이 사용되고 있다.
이러한 위상고정루프(PLL)는 통신시스템에서의 주파수 체배기와 집적화된 디지털 칩에서의 고속 클록신호 생성기로 널리 사용되고 있다. 일반적으로, PLL은 주파수 검출기(PFD), 전하 펌프(CP), 루프필터(LF), 전압제어 발진기(VCO), 분주기로 구성된다[1]. PLL에서 VCO는 루프 필터 출력 전압인 제어 전압에 의해 특정 주파수를 생성하는 회로이다. 현재 많이 사용되고 있는 발진기 형태는 LC 발진기 또는 링 발진기가 있다. LC 발진기는 위상잡음 특성이 더 좋기 때문에 통신 시스템에 적합하다[2]. 그러나, 일반적인 CMOS 공정에서 인덕터는 표준 소자가 아닐뿐더러 특성이 좋은 주파수를 생성하기위해 넓은 면적이 필요하기 때문에 전체 칩의 면적이 커져 칩 가격이 상승하게 된다. 또한, 인덕터의 부정확한 소자 변수는 칩으로 구현된 후에 회로설계자들이 시뮬레이션 결과와 다른 결과를 가질 수도 있다. 링 발진기는 고유의 작은 면적 때문에 디지털 칩에 사용되는 신호발생기로 적합하다[3~4]. 링 발진기는 위상잡음특성이 엄격하지 않는 회로에 사용 할 수 있으며, 표준 CMOS공정으로 쉽게 만들 수 있다. 또한 링 발진기는 넓은 주파수 동작 범위를 가진다. 그러나 위상잡음과 지터특성은 LC 발진기 보다 좋지 못하다. 다양한 구조의 링 발진기들이 위상잡음과 지터를 개선하기 위해 시도되고 있지만 여전히 LC 발진기에 비해 떨어지는 성능을 가진다.
본 논문에서는 기존의 위상고정루프에서 가장 큰 잡음의 원천인 전압제어발진기를 새로운 구조의 자기잡음제거 전압제어발진기 (Self-noise suppressing voltage controlled oscillator)로 대체하여 위상고정루프 잡음 특성을 향상시킨 위상고정루프(Phase Locked Loop)를 제안 하였다. 자기잡음제거 전압제어발진기는 링 발진기와 주파수-전압 변환기(Frequency-to-Voltage Converter : FVC)로 구성되어 있다. 링 형태의 발진기가 위상고정루프에서 사용되어질 때, 위상고정루프의 VCO 잡음을 제거하는 일반적인 방법은 넓은 대역폭을 갖게 하는 것이다. 그러나 넓은 대역폭의 위상고정루프는 저역통과 전달특성을 갖는 다른 블록의 잡음이 그대로 출력되는 문제점을 가지고 있다. CMOS 링 발진기를 포함한 자기잡음제거 전압제어발진기는 표준 CMOS 공정으로 제작이 가능하고 좋은 위상잡음 특성과 넓은 주파수 동작 범위를 가지므로, 위상잡음 특성은 좋으나 비싸고 좁은 주파수 동작 범위를 가지는 LC 발진기를 대신해서 사용될 수 있다.
- Author(s)
- 오정대
- Issued Date
- 2011
- Awarded Date
- 2011. 2
- Type
- Dissertation
- Keyword
- PLL VCO
- Publisher
- 부경대학교
- URI
- https://repository.pknu.ac.kr:8443/handle/2021.oak/9808
http://pknu.dcollection.net/jsp/common/DcLoOrgPer.jsp?sItemId=000001964066
- Alternative Author(s)
- Jung-dae Oh
- Affiliation
- 부경대학교 대학원
- Department
- 대학원 전자공학과
- Advisor
- 최혁환
- Table Of Contents
- Ⅰ. 서론 1
Ⅱ. 위상고정루프의 기본 이론 3
2.1 위상고정루프의 구조 및 이론 3
2.2 기본 블록들의 동작특성 5
2.2.1 위상 주파수 검출기 5
2.2.2 전하펌프와 루프필터 8
2.2.3 전압 제어 발진기 10
2.2.4 주파수 분주기 10
2.3 전하펌프 PLL의 선형적 분석 11
Ⅲ. 자기잡음제거 전압제어발진기를 이용한 위상고정루프 설계 16
3.1 제안한 위상고정루프의 구조 16
3.2 주파수-전압 변환기 21
3.3 위상 주파수 검출기 23
3.4 전하펌프와 루프필터 25
3.5 전압 제어 발진기 27
3.6 주파수 분주기 29
Ⅳ. 시뮬레이션 결과 30
4.1 시뮬레이션 결과 30
4.2 레이아웃 36
4.2.1 위상 주파수 검출기 36
4.2.2 전하펌프 37
4.2.3 전압 제어 발진기 38
4.2.4 주파수-전압 변환기 39
4.2.5 분주기 40
4.2.6 전체 위상고정루프 41
Ⅴ. 결론 42
참고문헌 43
- Degree
- Master
-
Appears in Collections:
- 대학원 > 전자공학과
- Authorize & License
-
- Files in This Item:
-
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.